

**POLITECNICO DI MILANO**

Scuola di Ingegneria Industriale e dell'Informazione

Corso di Laurea Magistrale in  
Ingegneria Elettronica



**REVISIONE TOPOLOGICA E  
OTTIMIZZAZIONE A SIMULATORE DI UN  
CONVERTITORE AUTOMOTIVE ISOLATO DA  
800V A 12V**

Relatore: Prof. Ing. Piegari Luigi  
Correlatore: Ing. Carmeli Maria Stefania

Tesi di Laurea Magistrale di:  
Mostarda Maurizio, matricola 840598

**Anno Accademico 2018 – 2019**



## Indice

Indice.....	3
Indice delle figure .....	7
Indice delle tabelle.....	13
Abstract.....	15
1 Introduzione .....	17
2 Revisione bibliografica.....	21
2.1 Topologie disponibili .....	21
2.2 Topologia ISOP .....	33
2.3 Scelta del metodo di analisi .....	36
3 Full bridge al primario e push pull in corrente al secondario .....	41
3.1 Simulazione .....	44
3.2 Confronto con il DAB.....	48
4 Selezione topologica.....	51
4.1 DAB con filtro d'ingresso.....	53
4.1.1 Simulazione DAB .....	56
4.2 DAB e DAB impilato.....	58
4.2.1 Simulazione DAB impilato.....	62
4.3 DAB impilato e celle NPC .....	64
4.3.1 Simulazione NPC con capacità flottante.....	67
4.3.2 Simulazione NPC a diodi .....	70
4.4 DAB e DAB con presa centrale .....	72
4.4.1 Simulazione DAB con presa centrale .....	73
4.5 DAB e ISOP .....	75
4.6 ISOP e DAB a semiponti impilati .....	77
4.6.1 Simulazioni DAB ISOP.....	79
5 Commutazioni.....	83
5.1 Metodo.....	84
5.2 Simulazione .....	86
5.3 Ciclo soft switching di commutazione del semiponte di tipo buck .....	88
5.3.1 Commutazioni hard switching di spegnimento di tipo buck .....	88
5.3.2 Commutazioni soft switching di accensione di tipo buck.....	90

5.4	Ciclo hard switching di commutazione del semiponte di tipo buck.....	92
5.4.1	Commutazioni soft switching di spegnimento di tipo buck.....	92
5.4.2	Commutazioni hard switching di accensione di tipo buck.....	94
5.5	Ciclo hard switching di commutazione del semiponte di tipo boost. ....	96
5.5.1	Commutazioni soft switching di spegnimento di tipo boost .....	97
5.5.2	Commutazioni hard switching di accensione di tipo boost .....	98
5.6	Ciclo soft switching di commutazione del semiponte di tipo boost. ....	100
5.6.1	Commutazioni hard switching di spegnimento di tipo boost.....	100
5.6.2	Commutazioni soft switching di accensione di tipo boost.....	102
5.7	Ottimizzazione dei tempi morti nel modello.....	104
5.8	Discussione .....	108
6	Dimensionamento di un modulo DAB .....	111
6.1	Introduzione .....	111
6.2	Metodo .....	111
6.3	Simulazione.....	114
6.4	Descrizione .....	116
6.5	Modulatore.....	117
6.6	Modi di funzionamento .....	118
6.7	Controllore utilizzato .....	122
6.8	Procedimento .....	124
6.9	Perdite per conduzione .....	126
6.10	Ottimizzazione .....	127
6.11	Risultato.....	129
6.12	Simulazione.....	130
6.13	Descrizione .....	133
6.14	Commutazioni nel modulo .....	133
6.15	Simulazione.....	138
6.16	Descrizione .....	141
6.17	Effetto sulle commutazioni.....	141
6.18	Simulazione.....	143
6.19	Descrizione .....	146
6.20	Effetto sulle commutazioni.....	146
6.21	Ulteriori osservazioni.....	148

6.22	Risultati.....	149
7	Soft start .....	153
7.1	Metodo.....	153
7.2	Simulazione .....	154
7.3	Descrizione .....	156
7.4	Simulazione .....	157
7.5	Descrizione .....	159
7.6	Simulazione .....	160
7.7	Descrizione .....	162
7.8	Discussione.....	162
7.9	Risultati.....	163
8	Trasferimento di potenza .....	165
8.1	Controllo con raddrizzamento sincrono .....	165
8.1.1	Simulazioni del controllo con il raddrizzamento sincrono .....	167
8.1.2	Discussione risultati e conclusioni .....	169
8.2	Confronto tra doppio slittamento di fase e PWM simmetrico .....	172
8.2.1	Simulazione del controllo con doppio slittamento di fase.....	173
8.2.2	Simulazione del controllo con PWM simmetrico .....	176
8.2.3	Discussione risultati e conclusioni .....	178
8.3	Doppio slittamento di fase in quasi risonanza.....	182
8.3.1	Simulazione in quasi risonanza.....	184
8.3.2	Simulazione ad ampio range di carico .....	187
8.3.3	Discussione risultati e conclusioni .....	189
8.4	Topologia CLLC DAB .....	193
8.4.1	Procedimento .....	193
8.4.2	Simulazione in frequenza della rete risonante.....	194
8.4.3	Risultati .....	196
8.5	Controllo in corrente e bidirezionalità nella topologia CLLC DAB .....	197
8.5.1	Procedimento .....	197
8.5.2	Realizzazione del controllo in corrente e discussione .....	197
8.5.3	Simulazione del modulo bidirezionale controllato in corrente.....	201
8.5.4	Risultati .....	203

8.6	Trasferimento di potenza in caso di guasto .....	204
8.6.1	Simulazione con un guasto di un semiponte al primario.....	206
8.6.2	Discussione .....	209
8.6.3	Simulazione con un guasto di un semiponte al secondario.....	211
8.6.4	Discussione .....	214
8.6.5	Conclusioni .....	215
9	Conclusioni.....	217
10	Riferimenti bibliografici.....	219

## Indice delle figure

Figura 2-1 Prima topologia in [3] .....	22
Figura 2-2 Seconda topologia in [3] .....	23
Figura 2-3 Terza topologia in [3] .....	24
Figura 2-4 Topologia in [5] .....	24
Figura 2-5 Topologia in [6] .....	25
Figura 2-6 Topologia in [7] .....	26
Figura 2-7 Topologia in [8] .....	27
Figura 2-8 Topologia in [9] .....	27
Figura 2-9 Topologia in [10] .....	28
Figura 2-10 Topologia in [11] .....	28
Figura 2-11 Topologia in [12] .....	29
Figura 2-12 Topologia in [13] .....	29
Figura 2-13 Topologia in [16] .....	30
Figura 2-14 Topologia in [14] .....	30
Figura 2-15 Topologia in [17] .....	31
Figura 2-16 Topologia in [18] .....	31
Figura 3-1 Schema di simulazione della topologia con full bridge al primario e push pull in corrente al secondario controllata con slittamento di fase al primario e raddrizzamento sincrono a secondario. ....	44
Figura 3-2 Risultato della simulazione della topologia con full bridge al primario e push pull in corrente al secondario controllata con slittamento di fase al primario e raddrizzamento sincrono al secondario. ....	45
Figura 4-1 Schema di simulazione della topologia di riferimento. DAB con doppio slittamento di fase. ....	56
Figura 4-2 Forme d'onda significative per il confronto della topologia DAB. Tensione al ponte primario, corrente al primario, tensione al primario meno tensione secondaria riportata al primario, potenza dissipata, tensione al ponte secondario. ....	57
Figura 4-3 Schema di simulazione della topologia DAB a semiponti impilati. ....	62
Figura 4-4 Forme d'onda significative per il confronto della topologia DAB a semiponti impilati. Tensione al ponte impilato del primario, corrente al primario, tensione al nodo centrale, tensione sul condensatore di disaccoppiamento, tensione al ponte secondario.....	63
Figura 4-5 Schema di simulazione della topologia NPC con capacità flottante. ....	67
Figura 4-6 Forme d'onda significative per il confronto della topologia NPC con capacità flottante. Tensione lato primario, corrente al primario, tensione sul nodo centrale, tensione sulla capacità flottante, tensione al ponte secondario. ....	68
Figura 4-7 Topologia NPC con diodi e capacità flottante. Schema di simulazione della topologia NPC con soli diodi. ....	70
Figura 4-8 Forme d'onda significative per il confronto della topologia NPC con soli diodi. Corrente del diodo sotto, tensione al ponte primario, corrente al primario,	

tensione del nodo centrale, tensione di alimentazione del semiponte inglobato, tensione al ponte secondario.....	71
Figura 4-9 Schema di simulazione della topologia DAB con presa centrale.....	73
Figura 4-10 Risultati della simulazione della topologia DAB con presa centrale. Tensione al ponte primario, corrente al primario, tensione sulla presa centrale del secondario, tensione di uscita, tensione al ponte secondario. ....	74
Figura 4-11 Schema di simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli .....	79
Figura 4-12 Risultati della simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli. Tensione al ponte primario, corrente dai condensatori del nodo centrale, discostamento della tensione sul nodo centrale, corrente al primario, differenza delle correnti di primario, potenza dissipata, tensione al ponte secondario. ....	80
Figura 4-13 Schema di simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli. Valutazione a regime.....	81
Figura 4-14 Risultato della simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli. Tensione al ponte primario, corrente dai condensatori del nodo centrale, tensione sul nodo centrale, corrente al primario, differenza delle correnti di primario, potenza dissipata, tensione al ponte secondario.....	82
Figura 5-1 Animazione del ciclo buck di un semiponte con forte carico. ....	85
Figura 5-2 schema di simulazione del modello semplificato del semiponte.....	86
Figura 5-3 Risultato della simulazione del modello semplificato del semiponte con definiti gli istanti di tempo. Corrente nella capacità drain source sotto. Corrente nella capacità gate source sopra. Corrente nella capacità gate drain sopra. Corrente nella capacità gate drain sotto. Corrente nel canale del MOSFET sopra. Corrente nel canale del MOSFET sotto. Potenza dissipata nel diodo di body sotto. Potenza dissipata nel diodo di body sopra. Potenza dissipata nel canale sotto. Potenza dissipata nel canale sopra. Tensione di uscita. Tensione di gate source sopra. Tensione di gate source sotto. Corrente di gate sopra. Corrente di gate sotto.....	87
Figura 5-4.....	88
Figura 5-5.....	89
Figura 5-6.....	89
Figura 5-7.....	90
Figura 5-8.....	90
Figura 5-9.....	91
Figura 5-10.....	91
Figura 5-11.....	92
Figura 5-12.....	93
Figura 5-13.....	93
Figura 5-14.....	94
Figura 5-15.....	94
Figura 5-16.....	95

Figura 5-17 .....	95
Figura 5-18 .....	96
Figura 5-19 .....	96
Figura 5-20 .....	97
Figura 5-21 .....	97
Figura 5-22 .....	98
Figura 5-23 .....	98
Figura 5-24 .....	99
Figura 5-25 .....	99
Figura 5-26 .....	100
Figura 5-27 .....	100
Figura 5-28 .....	101
Figura 5-29 .....	101
Figura 5-30 .....	102
Figura 5-31 .....	102
Figura 5-32 .....	103
Figura 5-33 .....	103
Figura 5-34 .....	104
Figura 5-35 .....	104
Figura 5-36 Risultato dell'ottimizzazione del modello semplificato del semiponte per i cicli hard switching. Corrente nella capacità drain source sotto. Corrente nella capacità gate source sopra. Corrente nella capacità gate drain sopra. Corrente nella capacità gate drain sotto. Corrente nel canale del MOSFET sopra. Corrente nel canale del MOSFET sotto. Potenza dissipata nel diodo di body sotto. Potenza dissipata nel diodo di body sopra. Potenza dissipata nel canale sotto. Potenza dissipata nel canale sopra. Tensione di uscita. Tensione di gate source sopra. Tensione di gate source sotto. Corrente di gate sopra. Corrente di gate sotto. ....	106
Figura 6-1 Schema di simulazione del modulo DAB ottimizzato a regime con carico nominale. Dipendenza dell'efficienza da sfasamento di semiponte e sfasamento di ponte.....	114
Figura 6-2 Forme nella condizione di massima efficienza modulo DAB ottimizzato a regime con carico nominale con definizione degli istanti di tempo. Potenza nel ponte al primario, potenza dissipata nel ponte a secondario, corrente d'ingresso, corrente di gate, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, tensione al ponte secondario, tensione di uscita.....	115
Figura 6-3 Generazione dei tempi morti .....	118
Figura 6-4 .....	119
Figura 6-5 .....	119
Figura 6-6 .....	120
Figura 6-7 .....	120
Figura 6-8 .....	121

Figura 6-9.....	121
Figura 6-10.....	121
Figura 6-11.....	122
Figura 6-12 Schema di simulazione del modulo ottimizzato a regime. Valutazione a differenti regimi di carico con sfasamento di ponte.....	130
Figura 6-13 Forme d'onda e potenza dissipata sui MOSFET al secondario in funzione del carico del modulo ottimizzato a regime. Dettaglio delle commutazioni hard switching di accensione a basse correnti di carico.....	132
Figura 6-14 Schema di simulazione del modulo ottimizzato a regime a cui sono stati tolti i condensatori aggiunti al secondario.....	138
Figura 6-15 Forme d'onda e potenza dissipata sui MOSFET al secondario senza condensatori in funzione del carico del modulo ottimizzato a regime a cui sono stati tolti i condensatori aggiunti al secondario. Dettaglio delle commutazioni hard switching di spegnimento ad alte correnti di carico e hard switching di accensione a basse correnti di carico. ....	140
Figura 6-16 Schema di simulazione del modulo dimensionato ad ampio range.....	143
Figura 6-17 Forme d'onda e potenza dissipata sui MOSFET al secondario in funzione del carico del modulo dimensionato ad ampio range. Dettaglio delle commutazioni hard switching di accensione a basse correnti di carico e hard switching di spegnimento ad alte correnti di carico. ....	145
Figura 6-18 Efficienza nel modulo.....	151
Figura 7-1 Schema di simulazione dei transistori di soft start realizzati con triplo slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range. ....	154
Figura 7-2 Risultato della simulazione dei transistori di soft start realizzati con triplo slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range con modulazione in frequenza con graficati gli step fino a carico nominale. Sfasamento di semiponte al primario, sfasamento di ponte, corrente sulla capacità di stabilizzazione della tensione al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente al secondario, potenza dissipata nel ponte a secondario, tensione sulla capacità di stabilizzazione del ponte a secondario.....	155
Figura 7-3 Schema di simulazione dei transistori di soft start realizzati con doppio slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range. ....	157
Figura 7-4 Risultato della simulazione dei transistori di soft start realizzati con doppio slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range con graficati gli step fino a carico nominale. Sfasamento di semiponte, sfasamento di ponte, corrente sulla capacità di stabilizzazione della tensione al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario, tensione sulla capacità di stabilizzazione del ponte a secondario. ....	158

Figura 7-5 Schema di simulazione dei transistori di soft start realizzati con modulazione in frequenza del modulo dimensionato ad ampio range. ....	160
Figura 7-6 Risultato della simulazione dei transistori di soft start realizzati con modulazione in frequenza del modulo dimensionato ad ampio range con graficati gli step fino a carico nominale. Frequenza del convertitore, sfasamento di ponte, corrente sulla capacità di stabilizzazione della tensione al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario, tensione sulla capacità di stabilizzazione del ponte a secondario. ....	161
Figura 8-1 Schema di simulazione della topologia DAB con raddrizzamento sincrono al ponte secondario, a diverse correnti di carico. ....	167
Figura 8-2 Risultato della simulazione della topologia DAB con raddrizzamento sincrono al ponte secondario, a diverse correnti di carico. Potenza dissipata nel ponte a secondario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, tensione al ponte secondario, tensione di uscita. ....	168
Figura 8-3 Schema di simulazione di riferimento di un modulo DAB pilotato con doppio slittamento di fase. ....	173
Figura 8-4 Simulazione di riferimento di un modulo DAB pilotato con doppio slittamento di fase. Tensioni di gate source dei MOSFET a primario, correnti dei MOSFET a primario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario. ....	174
Figura 8-5 Schema di simulazione di riferimento di un modulo DAB pilotato con PWM simmetrico. ....	176
Figura 8-6 Simulazione di un modulo DAB pilotato con PWM simmetrico. Tensioni di gate source dei MOSFET a primario, correnti dei MOSFET a primario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario. ....	177
Figura 8-7 Schema di simulazione della topologia DAB LLC controllata con doppio slittamento di fase. Valutazione della quasi risonanza con dimensionamento simmetrico. ....	184
Figura 8-8 Risultato della simulazione della topologia DAB LLC controllata con doppio slittamento di fase. Instabilità del controllore. Tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario. ....	185
Figura 8-9 Schema di simulazione per la valutazione a regime della topologia DAB LLC ottimizzata ad ampio range di carico con doppio slittamento di fase. ....	187
Figura 8-10 Risultato della simulazione per la valutazione a regime della topologia DAB LLC ottimizzata ad ampio range di carico con doppio slittamento di fase. Tensione al	

<p>           ponte secondario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario.....         </p>	188
<p>           Figura 8-11 Schema di simulazione per l'analisi in frequenza del circuito risonante a diverse resistenze di carico. ....         </p>	194
<p>           Figura 8-12 Risultato dell'analisi in frequenza del circuito risonante. Tensione di uscita riportata al primario, corrente del generatore, corrente di secondario. ....         </p>	195
<p>           Figura 8-13 Schema per la simulazione a regime della topologia CLLC DAB a diverse correnti di carico. ....         </p>	201
<p>           Figura 8-14 Risultati della simulazione a regime della topologia CLLC DAB a diverse correnti di carico. Tensione sulla capacità di disaccoppiamento al primario, corrente del trasformatore a secondario, tensione sul ponte a secondario, corrente di uscita, sfasamento di ponte, misura filtrata della corrente del modulo, tensione filtrata del condensatore di stabilizzazione in uscita.....         </p>	202
<p>           Figura 8-15 Schema di simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario.....         </p>	206
<p>           Figura 8-16 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario. Corrente del trasformatore a secondario, tensione sul ponte a secondario, corrente di uscita, sfasamento di ponte, misura filtrata della corrente del modulo, tensione filtrata del condensatore di stabilizzazione in uscita. ....         </p>	207
<p>           Figura 8-17 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario. Tensione di ripple sul ponte a secondario, tensione di pilotaggio al primario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario .....         </p>	208
<p>           Figura 8-18 Schema di simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al secondario.....         </p>	211
<p>           Figura 8-19 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al secondario. Corrente del trasformatore a secondario, tensione sul ponte a secondario, corrente di uscita, sfasamento di ponte, misura filtrata della corrente del modulo, tensione filtrata del condensatore di stabilizzazione in uscita. ....         </p>	212
<p>           Figura 8-20 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al secondario. Tensione di ripple sul ponte a secondario, tensione di pilotaggio al primario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario .....         </p>	213

## Indice delle tabelle

Tabella 3-1 Efficienza dei MOSFET della topologia con full bridge al primario e push pull in corrente al secondario controllata con slittamento di fase al primario e raddrizzamento sincrono al secondario. ....	46
Tabella 6-1 Risultati della simulazione del modulo DAB ottimizzato a regime con carico nominale. ....	116
Tabella 6-2 Risultati della simulazione. Valutazione a differenti regimi di carico con sfasamento di ponte del modulo ottimizzato. ....	131
Tabella 6-3 Risultati della simulazione del convertitore ottimizzato a regime a cui sono stati tolti i condensatori aggiunti a secondario. ....	139
Tabella 6-4 Risultati di simulazione del modulo dimensionato ad ampio range .....	144
Tabella 8-1 Risultato della simulazione della topologia DAB con raddrizzamento sincrono al ponte secondario, a diverse correnti di carico. ....	169
Tabella 8-2 Risultati della simulazione di riferimento di un modulo DAB pilotato con doppio slittamento di fase. ....	175
Tabella 8-3 Risultati della simulazione di un modulo DAB pilotato con PWM simmetrico. ....	178
Tabella 8-4 Risultato della simulazione della topologia DAB LLC controllata con doppio slittamento di fase. ....	186
Tabella 8-5 Risultato della simulazione per la valutazione a regime della topologia DAB LLC ottimizzata ad ampio range di carico con doppio slittamento di fase. ....	189
Tabella 8-6 Risultati della simulazione a regime della topologia CLLC DAB a diverse correnti di carico. ....	203
Tabella 8-7 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario. ....	209



## Abstract

Le topologie soft switching, ricercate per la realizzazione di un convertitore bidirezionale isolato e fail-operational da 800V a 12V, ed indicate nel capitolo di revisione bibliografica, sono state considerate separatamente per il primario, per il secondario e per i vari algoritmi di modulazione del trasferimento di potenza.

La topologia monodirezionale “phase shift full bridge” (PSFB) è stata analizzata per prima mediante simulazione con LTspice perché combina le caratteristiche più utilizzate in bibliografia.

Con questa topologia le commutazioni “zero current switching” (ZCS) dei diodi parassiti nella simulazione hanno causato indesiderati picchi di tensione a 100V con un secondario a 12V ma l’efficienza dei MOSFET ottenuta nella simulazione è risultata superiore al 97%.

La topologia con alimentazione in tensione al secondario, in simulazione, ha impedito la formazione dei picchi di tensione causati dalle imperfette commutazioni ZCS, ma è risultata monodirezionale.

L’utilizzo delle commutazioni ZCS si è mostrato incompatibile con un convertitore bidirezionale e nel capitolo di selezione topologica le topologie che sfruttano le commutazioni ZVS da entrambi i lati sono state confrontate e analizzate numericamente con LTspice.

Le topologie “neutral point clamped” (NPC) e quella a gambe impilate si sono rivelate sconvenienti rispetto alla topologia “input series output parallel” (ISOP).

La topologia “dual active bridge” (DAB) è promettente per la realizzazione di moduli da connettere in parallelo nella topologia “input parallel output parallel” (IPOP) o in serie parallelo nella topologia ISOP.

La topologia DAB si è mostrata intrinsecamente bidirezionale: l’inversione del flusso di potenza avviene con continuità, senza transitori o salti delle variabili di controllo e garantisce una buona simmetria dell’efficienza.

Gli slittamenti di fase e i “pulse width modulation” (PWM) sono due famiglie di schemi di controllo per la topologia DAB che possono realizzare commutazioni ZVS per tutti i MOSFET.

La topologia DAB nel corso della tesi è stata analizzata dettagliatamente e l’efficienza è stata ottimizzata numericamente in condizioni nominali con il controllo a slittamenti di fase ed una zona di funzionamento ad alta efficienza nella quale le commutazioni sono tutte senza perdite garantirebbe la realizzazione di convertitori con efficienza superiore al 98%.

La descrizione di questo funzionamento è stata sviluppata nel dettaglio per istanti di tempo.

il trasferimento di potenza è stato ottimizzato in simulazione anche lontano dalla tensione nominale e nelle condizioni di forte carico che causano commutazioni hard switching di spegnimento non evidenziate dalla letteratura di riferimento.

Un capitolo della tesi è stato dedicato alla descrizione dettagliata dei meccanismi di commutazione di un semiponte utilizzato nei cicli buck e boost con modo di conduzione continuo e forte carico induttivo.

La letteratura riportata mostra che il recupero inverso dei diodi parassiti può causare rotture per sovracorrente nel MOSFET in accensione e rotture per punti caldi nell'altro MOSFET e impone di evitare o almeno di limitare le commutazioni hard switching di accensione.

L'ampliamento delle capacità di uscita dei semiponti permette di rientrare dalla condizione di forte carico ed evitare le commutazioni hard switching di spegnimento presenti nella topologia DAB con correnti superiori alla corrente per la quale si è ottimizzato il rendimento del convertitore, mantenendo bassi sia il  $dV/dt$  che il  $di/dt$  nei MOSFET, ma peggiorando le commutazioni hard switching di accensione inevitabili con basse correnti di carico.

L'ampliamento del range operativo della topologia DAB senza evitare le commutazioni hard switching di accensione ha permesso di ottenere in simulazione efficienza dei MOSFET superiore al 99% per corrente di carico dal 50% al 100% della corrente nominale.

Per le condizioni di avviamento, uno schema di controllo con triplo slittamento di fase ha permesso di ridurre l'energia circolante e realizzare transistori cinque volte più veloci con minori perdite per conduzione e per commutazione a spesa di un lieve incremento della corrente nei MOSFET rispetto al controllo con doppio slittamento di fase.

Un controllo in corrente bidirezionale idoneo a funzionare con la topologia DAB è stato capace di smorzare le oscillazioni di un filtro di uscita del terzo ordine.

Le condizioni di guasto analizzate mostrano che l'ipotetica tolleranza ai guasti offerta dalla topologia CLLC DAB è fortemente sconsigliabile ed ancora irrealizzabile, ma lo spegnimento completo del modulo al primo segnale di anomalia consentirebbe la più sicura funzionalità residua tramite gli altri moduli connessi in parallelo ancora integri.

## 1 Introduzione

L'esigenza di utilizzare potenti motori per i nuovi veicoli elettrici ha spinto a sviluppare un bus a 800V in quanto questa tensione elevata risulta utile per ridurre le correnti in gioco sul bus e sui motori di trazione, ma ha reso necessario individuare nuove strategie per la realizzazione del convertitore elettronico del modulo di potenza ausiliario (APM) che andrà a sostituire l'attuale alternatore.

La particolare tensione non standard d'ingresso all'APM ha richiesto una valutazione accurata sia delle soluzioni più elementari adottate per la realizzazione di convertitori a tensione inferiore sia delle topologie più complesse impiegate a tensione superiore.

Le specifiche sull'efficienza e sulla densità di potenza di questo convertitore obbligano ad escludere soluzioni già consolidate in ambito industriale e richiedono un forte avanzamento della tecnologia, infatti non sono stati trovati in commercio convertitori automotive da 800V a 12V.

La topologia "input series parallel output" (ISOP) si è rivelata promettente da analisi bibliografica. Essa presenta moduli identici con ingressi in serie ed uscite in parallelo, e permette di adattarsi a varie condizioni operative e di alleggerire le specifiche di ogni modulo a fronte di una maggiore complessità.

La pura analisi bibliografica non ha comunque garantito un confronto diretto tra le topologie di ogni modulo nelle nostre condizioni operative, e non ha permesso di ottimizzare l'architettura di ogni singolo modulo. Ciò ha lasciato aperte delle possibilità di lavoro che sono state sfruttate in questa tesi con l'obiettivo di ottenere una soluzione topologica completa con l'architettura ISOP modulare.

Queste topologie previo dimensionamento nelle nostre condizioni operative, sono state confrontate dettagliatamente nei successivi capitoli mediante analisi e simulazione circuitale.

La scelta ottima tra una topologia elementare o una architettura più complessa di convertitori in serie-parallelo risulta fortemente legata anche alla disponibilità dei componenti ad alta qualità che si dovranno utilizzare e all'affidabilità risultante che non è ancora stata possibile valutare ed è un aspetto critico e delicato per le applicazioni nell'ambito automotive.

Le specifiche sull'affidabilità che vengono soddisfatte dai costruttori della componentistica automotive sono state ricavate dalle relative norme, AEC-Q101, AEC-Q100. Tuttavia tali specifiche non sono sufficientemente restrittive, anzi i componenti risultano altamente inaffidabili perché vengono testati in operazione solo per un migliaio di cicli termici di lavoro per differenti gradi di temperatura.

L'affidabilità a livello di sistema per le applicazioni automotive non viene quindi garantita dai componenti e siccome risulta critica, l'ISO 26262 impone procedure e

organizzazione del lavoro per garantire funzionalità residua e metodologie per evitare catastrofiche propagazioni di eventuali guasti.

Queste norme dovranno essere utilizzate in fase di progettazione e dimensionamento del prototipo finale.

Il tasso di guasto dei componenti mostra una tipica curva “a vasca da bagno” dovuta al sommarsi di mortalità iniziale per difetti di produzione, mortalità casuale, e alta mortalità finale per lo stress cumulato durante l’invecchiamento [1]. La mortalità dovuta ai difetti di produzione è comunque controllata dai test effettuati sui componenti in fase di post produzione.

I meccanismi di ridondanza e tolleranza ai guasti sono obbligatori e permettono di migliorare notevolmente l’affidabilità e la durata a livello di sistema a fronte dei guasti dei componenti che si verificano all’inizio della vita utile e per ottenere le fondamentali caratteristiche di fail-operational è stata considerata una topologia di tipo parallelo con ulteriori moduli di ridondanza.

L’approccio utile e necessario per aumentare l’affidabilità e la vita utile dei componenti è stato la riduzione della temperatura di lavoro e dell’escursione termica a cui sono sottoposti i componenti [2].

Per questo motivo si è scelto di minimizzare lo stress termico dei componenti tramite minimizzazione della potenza dissipata e si è ricercata la realizzazione di moduli convertitori a più alta efficienza.

Lo sviluppo di nuove soluzioni innovative per la progettazione di un convertitore automotive fail-operational isolato e bidirezionale da 800V a 12V ha richiesto di trascendere lo stato dell’arte dei convertitori di potenza e si è rivelato interessante dal punto di vista accademico.

La tesi è organizzata nei seguenti capitoli:

- Nel capitolo 2 “Revisione bibliografica” viene analizzata la letteratura tecnica. La bibliografia selezionata come fondamentale è stata mostrata e sono state indicate sia le topologie che all’inizio del lavoro erano state considerate promettenti, sia il basamento metodologico che ha permesso il lavoro.
- Nel capitolo 3 “Full bridge al primario e push pull in corrente al secondario” la combinazione delle topologie più usate in bibliografia è stata analizzata.
- Nel capitolo 4 “Selezione topologica” il confronto delle migliori topologie bidirezionali ha permesso l’ulteriore scarto di altre topologie.
- Nel capitolo 5 “Commutazioni” sono state analizzate per istanti di tempo le commutazioni di un semiponte con cicli buck e boost in condizione di forte carico e modo di conduzione continuo.
- Nel capitolo 6 “Dimensionamento di un modulo DAB”, l’ottimizzazione numerica ad ampio range di corrente di carico della promettente topologia dual active bridge (DAB) è stata discussa ed il modo di funzionamento senza perdite di

commutazione è stato descritto per istanti di tempo nella condizione di massima efficienza.

- Nel capitolo 7 “Soft start” è stato discusso il problema del controllo all’avviamento in questa topologia.
- Nel capitolo 8 “Trasferimento di potenza” sono stati discussi, le modulazioni 8.2, l’effetto della risonanza 8.3, il controllo in corrente bidirezionale 8.5, l’effetto di alcuni guasti 8.6.
- Nel capitolo 9 “Conclusioni” le conclusioni del lavoro sono state elencate.
- Nel capitolo 10 “Riferimenti bibliografici” sono stati riportati i principali riferimenti bibliografici.



## 2 Revisione bibliografica

La soluzione che si è affermata nella realizzazione di convertitori elettrici isolati è quella che sfrutta l'accoppiamento magnetico dei trasformatori elettrici ad alta frequenza.

Il trasformatore elettrico reale per poter funzionare necessita di essere pilotato mediante tensione alternata a valore medio nullo. Lo schema base del convertitore mostra quindi un blocco inverter connesso al primario del trasformatore e un blocco raddrizzatore connesso al secondario.

### 2.1 Topologie disponibili


Dall'analisi bibliografica non sono emerse soluzioni che integrano sia ingresso con l'inverter ad 800V sia uscita con il raddrizzatore a 12V.

Sono invece emerse sia topologie che ammettono in ingresso tensioni fino a centinaia di kilovolt, sia numerosi esempi di convertitori con l'uscita a 12V, quindi si è dovuto procedere con l'identificazione della topologia più idonea.

Per la realizzazione di convertitori partendo da 800V sono già state sviluppate in letteratura alcune soluzioni.

È stato trovato un documento [3] in cui la Cree mostra le sue tre migliori soluzioni LLC quasi risonanti partendo da una tensione intorno a 700-800V. In questo articolo per tutte le tre topologie la tensione di uscita è 270V ed al secondario viene usato il raddrizzatore di corrente a doppia semionda a diodi con la presa centrale sul trasformatore e carico capacitivo. Per il pilotaggio del trasformatore vengono utilizzate delle topologie molto interessanti.

La prima topologia in [3] al primario utilizza due celle "neutral point clamped" (NPC) multi livello.



**Figura 2-1** Prima topologia in [3]

La cella NPC multi livello solitamente viene utilizzata come blocco elementare per realizzare le topologie multi livello impiegate nella conversione per l’HVDC [4] documento in cui viene presentata anche la cella multi livello con capacità flottante.

Questa topologia in [3] utilizza due trasformatori con i primari connessi in serie e secondari connessi in parallelo dopo lo stadio raddrizzatore.

La seconda topologia in [3] sfrutta l’architettura “input series output parallel” (ISOP) con due moduli full bridge LLC.




Figura 2-2 Seconda topologia in [3]

La terza topologia in [3] considera un semplice full bridge LLC utilizzando nuovi componenti da 1200V in carburo di silicio con i quali si è ottenuto il 98,3% di efficienza sperimentale.




Figura 2-3 Terza topologia in [3]

Un convertitore con efficienza del 95% era già stato ottenuto in [5]




Figura 2-4 Topologia in [5]

utilizzando al primario la cella NPC multi livello con diodi e capacità flottante, che ha permesso di utilizzare tensioni in ingresso da 850 a 1250V adottando una topologia non risonante ad ingresso in tensione implementata con la componentistica tradizionale in silicio. La tensione di uscita controllata a 68V con slittamento di fase ha permesso l'uso al secondario del raddrizzatore a doppia semionda con presa centrale e carico induttivo implementato a diodi.

Un altro convertitore con l'ingresso a 800V è stato realizzato in [6]




Figura 2-5 Topologia in [6]

con efficienza del 90% usando la connessione con ingressi in serie e uscite in parallelo (ISOP) di due moduli ZVS-ZCS realizzati ciascuno con un semiponte al primario ed un duplicatore di corrente a diodi al secondario. Utilizza quindi due trasformatori, ed è pilotata con "pulse width modulation" (PWM) asimmetrico. Rispetto alle altre già citate è l'unica topologia che non ammette pilotaggio multi livello dei primari e che quindi non si presta a numerose schemi di pilotaggio, ciò non viene investigato negli articoli relativi.

Il principale problema teorico riscontrato nello stadio raddrizzatore con il secondario a 12V, è l'efficienza, in quanto a 12V una semplice caduta di 0,7V su un diodo implica un'efficienza minore del 94%, non compatibile con i futuri standard per il 2020.

Per questo motivo è stato considerato opportuno ricorrere al raddrizzamento attivo, e le soluzioni impiegate per convertitori con l'uscita a 12V sono state accuratamente valutate.

I convertitori APM da 3kW da 400V a 12V per veicoli elettrici prodotti da Hitachi [7] utilizzano una topologia ibrida che ottiene una massima efficienza del 95%.




Figura 2-6 Topologia in [7]

È un doppio ponte intero (DAB) a rete risonante di tipo LLC con uscita prelevata tramite duplicatore di corrente al secondario. Gli altri due MOSFET a secondario, quelli in aggiunta rispetto alla semplice configurazione a duplicatore di corrente, vengono utilizzati per realizzare un sistema di clamp attivo. In serie al ponte intero del primario è stato aggiunto un IGBT che in caso di guasto disconnette il convertitore dal bus ad alta tensione.

In [8] viene effettuata un'importante revisione topologica per ottimizzare un APM da 250V a 12V dimostrando che per ridurre il costo del sistema risulta già conveniente

optare per una topologia ISOP ("input series output parallel").




Figura 2-7 Topologia in [8]

Viene considerato come blocco costitutivo il ponte intero con duplicatore di corrente attivo. L'efficienza viene graficata in base al costo dei MOSFET al secondario considerando anche opzioni con efficienza superiore al 97%.

Un'altra opzione molto valida [9] e interessante è quella di pilotare il primario del trasformatore tramite due semiponti impilati con le relative capacità di stabilizzazione e ripartizione per l'alimentazione, connessi in serie tra loro e pilotanti il primario con capacità di disaccoppiamento in serie.




Figura 2-8 Topologia in [9]

Nell'articolo viene mostrato un convertitore da 400V a 12V che al secondario utilizza un'uscita in corrente e realizza il raddrizzamento attivo con presa centrale. In questo modo viene ipotizzata un'efficienza del 97% utilizzando un pilotaggio PWM.

In [10] hanno realizzato un convertitore da 380V a 12V con topologia a mezzo ponte LLC preferendo utilizzare dei diodi schottky sovradimensionati al secondario con presa centrale, ricorrendo alla costosa tecnologia in GaN HEMT per l'inverter al primario.




Figura 2-9 Topologia in [10]

Hanno dimostrato che è comunque possibile ottenere un'efficienza del 93%, evitandosi i problemi generati dall'utilizzo del raddrizzamento sincrono.

In [11] si discute su ulteriori ottimizzazioni per un convertitore automotive da 400V a 12V con la topologia half bridge LLC e il full bridge ZVS come raddrizzatore sincrono, che ha raggiunto il 93,2% di efficienza.




Figura 2-10 Topologia in [11]

Il loro convertitore deve connettersi direttamente alla batteria al piombo e le specifiche richieste di tensione e corrente in uscita del loro convertitore vengono fornite in un grafico.

In [12] è stato realizzato un convertitore automotive da 380V a 12V controllato con slittamento di fase con efficienza di picco del 92%. Utilizza un ponte intero al primario, ed




Figura 2-11 Topologia in [12]

secondario. L'uscita al secondario è tramite presa centrale sulla quale è stato messo un sistema di clamp attivo.

In [13] viene presentato un modulo di potenza ausiliario (APM) per veicolo elettrico da 420V a 16V con topologia a doppio ponte intero DAB ZVZCS bidirezionale che riesce a raggiungere un'efficienza del 90%.




Figura 2-12 Topologia in [13]

Nell'articolo viene esposto anche il problema della partenza in condizioni di gelo a  $-40^\circ$ , condizione in cui si rende necessario un APM bidirezionale per aiutare le batterie principali congelate.

In letteratura sono anche emersi articoli in cui viene evidenziata la necessità di utilizzare un APM per filtrare le armoniche di rete nella fase di ricarica del veicolo [14-16]. In [16]




Figura 2-13 Topologia in [16]

per il modulo APM viene considerata una topologia DAB.

In [14] al primario si considera una topologia ibrida tra un convertitore buck per il filtraggio attivo delle armoniche di rete ed un convertitore full bridge controllato con slittamento di fase, al secondario si utilizza uno stadio con raddrizzamento sincrono a duplicatore di corrente.




Figura 2-14 Topologia in [14]

L'efficienza ottenibile non è fornita.

Un'analisi bibliografica estesa ha permesso di individuare anche altre topologie interessanti.

In [17] è stato realizzato un convertitore da 1500V a 48V basato su una nuova topologia utilizzando un trasformatore multifase. I primari sono pilotati da semiponti impilati, i

secondari sono connessi a moltiplicatore di corrente multifase realizzato a diodi.




Figura 2-15 Topologia in [17]

Il grafico nell'articolo mostra che questi diodi sono la principale fonte di perdite e l'efficienza è risultata del 90,75%.

In [18] è stato realizzato un convertitore da 750V a 60V con efficienza di picco del 96,6 % usando al primario una serie di configurazioni forward a due transistori, pilotanti un trasformatore con due primari.




Figura 2-16 Topologia in [18]

Al secondario viene usato il raddrizzatore a doppia semionda con presa centrale sul trasformatore e carico induttivo implementato a diodi, con un sistema di clamp passivo.

Riassumendo le topologie finora considerate negli articoli sopra citati per il primario sono:

- Ponte intero [3,7,8,12,13,16]
- Connessione in serie di moduli a più bassa tensione [4,6,8,9]
- Semiponte [6,10,11]
- Cella NPC multi livello a diodi [3,4]
- Semiponti in pila [9,17]
- Cella NPC multi livello a capacità flottante [4]
- Cella NPC multi livello con diodi e capacità flottante [5]
- Configurazione forward a due transistori in pila [18]
- Topologia ibrida per filtraggio attivo [14]

Quelle per il raddrizzatore a secondario sono:

- Ponte intero di MOSFET alimentato in tensione [7,11,16]
- Connessione in parallelo di moduli a più bassa corrente [3,6,8]
- Raddrizzatore a doppia semionda con presa centrale e carico induttivo [5,9,12,18] a MOSFET [9,12]
- Duplicatore di corrente [6,8,14] a MOSFET [8,14]
- Topologia ibrida a MOSFET con clamp attivo [7]
- Raddrizzatore a doppia semionda a diodi con presa centrale e carico capacitivo [3,10]
- Ponte intero di MOSFET alimentato in corrente [13]
- Moltiplicatore di corrente a diodi [17]

Le configurazioni finora emerse per il trasferimento di potenza sono:

- Trasformatore controllato con slittamento di fase [5,8,12-14,16]
- Topologia ISOP [3,6,8]
- LLC quasi risonante [3,10,11]
- LLC non risonante [6,9]
- Trasformatore con modulazione APWM [6,9]
- Trasformatore multifase [17]

Da questa prima e semplice analisi emerge una vasta disponibilità di possibili soluzioni da analizzare per la realizzazione del modulo di potenza ausiliario, tuttavia efficienze superiori al 97% sembrano molto difficili da raggiungere.

Dall'elenco riassuntivo risulta comunque evidente che la topologia più usata al primario è il full bridge, al secondario è lo stadio push pull alimentato in corrente, e l'algoritmo di controllo più utilizzato è quello che utilizza lo slittamento di fase.

Questa combinazione topologica detta “phase shift full bridge” (PSFB) combina le caratteristiche più utilizzate in bibliografia ed è stata discussa nel capitolo 0.

La configurazione forward a due transistori in pila è stata subito scartata per la presenza dei diodi che riducono l’efficienza massima ottenibile e la densità di potenza e per l’utilizzo asimmetrico del nucleo del trasformatore. Il trasformatore multifase ed il moltiplicatore di corrente sono stati subito scartati per la loro complessità.

Altre revisioni topologiche indipendenti sono state comunque identificate e valutate.

Un resoconto delle topologie di convertitori bidirezionali per la ricarica di veicoli elettrici è presente in [19]. Anche questo articolo tratta le topologie per il primario indipendentemente dalle topologie per il secondario. Vengono mostrate molte possibili combinazioni topologiche di possibili strutture al primario e al secondario quali ponte intero, semiponte, e push-pull, duplicatore di corrente. Inoltre vengono mostrate varie implementazioni di snubber per le topologie alimentate in corrente tra cui lo snubber attivo e lo snubber senza perdite. L’articolo mostra anche varie combinazioni di topologie DAB con ingressi sia in tensione sia in corrente.

In [20] vengono mostrati vari convertitori full bridge automotive monodirezionali controllati con slittamento di fase al primario: 6 topologie di snubber sono state impiegate per l’uscita in corrente ad alta tensione, prima di introdurre un convertitore che implementa il raddrizzamento attivo che consente un ulteriore controllo della tensione di uscita; ma questi convertitori pensati per più alte tensioni di uscita non risultano applicabili al modulo di potenza ausiliario a causa dei diodi al secondario che ne compromettono efficienza e bidirezionalità.

Come può emergere dall’analisi finora effettuata, la soluzione più semplice per realizzare un convertitore da 800V per applicazioni automotive, è quella che considera un architettura ISOP dei moduli da 400V già esistenti e certificati.

## 2.2 Topologia ISOP

Per scegliere se la topologia con ingressi in serie ed uscite in parallelo (ISOP) è ottimale per l’applicazione in oggetto è stata compiuta un’analisi bibliografica specifica.

Le architetture modulari di convertitori a celle multiple (MC) sono molto versatili in quanto permettono di adattarsi alle più varie specifiche di progetto semplificando il lavoro del progettista e rompendo le leggi di scaling degli stadi a convertitore singolo [21]. Sono costituite da blocchi che possono essere dimensionati nelle condizioni operative in cui la tecnologia disponibile offre il massimo delle prestazioni, un’ottimizzazione è stata eseguita in [22] ottenendo efficienza del 98% e densità di potenza di  $3.3\text{kW/dm}^3$  con componentistica in silicio tradizionale. L’aderenza alle

specifiche di progetto è garantita dalla possibilità di connetterli in serie e parallelo mediante opportuni controllori per assicurare l'equiripartizione della potenza.

La modularità oltre a garantire una rapida riconfigurabilità a fronte di variazioni delle specifiche di progetto, permette di garantire un'elevata affidabilità in caso di guasti nelle architetture di più grandi dimensioni.

Nelle architetture di tipo parallelo il riconoscimento della rottura di un modulo causa l'isolamento del modulo guastatosi, e permette funzionalità residua tramite gli altri moduli ancora intatti. La completa funzionalità residua è garantita da sovradimensionamento in corrente del numero di moduli.

Nelle architetture di tipo serie un eventuale guasto porta ad una redistribuzione della tensione tra i moduli integri. La funzionalità residua risulta garantibile tramite sovradimensionamento in tensione del numero di moduli.

Per massimizzare l'efficienza e uniformare lo stress tra i vari moduli di un architettura modulare, evitando di ricorrere a sovradimensionamenti, ed aumentare l'affidabilità complessiva del sistema è necessaria una ripartizione equa e stabile della potenza tra i vari moduli.

Un'analisi approfondita della stabilità delle architetture "input series output parallel" (ISOP), "input parallel output series" (IPOS), "input series output series" (ISOS), "input parallel output parallel" (IPOP) è riportata in [23,24], in [23] nella condizione in cui i vari moduli sono controllati con lo stesso duty cycle. Le architetture ISOP e IPOS sono risultate asintoticamente stabili, invece un controllore per ripartire in modo uniforme rispettivamente le correnti di uscita nelle architetture IPOP e le tensioni d'ingresso nelle architetture ISOS, si è dimostrato obbligatorio, in quanto la ripartizione senza controllore risulta asintoticamente instabile.

Fissando il duty cycle tra i vari moduli la configurazione ISOP diventa asintoticamente stabile, ma eventuali tolleranze dei moduli si ripercuotono sulla ripartizione della potenza [23,25].

Per ripartire uniformemente la potenza nell'architettura ISOP in cui le uscite sono connesse in parallelo alla stessa tensione e gli ingressi sono attraversati dalla stessa corrente, bisogna fare in modo di ripartire uniformemente le correnti di uscita o le tensioni di ingresso. L'approccio di utilizzare un controllore che fissa le correnti di uscita genera una configurazione asintoticamente instabile [24,26,27] e le tensioni di ingresso derivano spostando tutta la potenza su un singolo modulo. Per garantire la stabilità della configurazione e l'equa ripartizione della potenza bisogna quindi uniformare le tensioni di ingresso [24,26,27].

In [28] per equiripartire le tensioni di ingresso nella topologia ISOP, applicano un controllore "sensorless current mode" (SCM) che preleva le tensioni di ingresso e stima

le correnti di uscita dalle tensioni di uscita prese prima degli induttori di filtro, non necessita quindi dei costosi sensori ad effetto hall.

Un controllore in cui vengono misurate direttamente le tensioni in ingresso e le correnti d'uscita di tutti i moduli implementando un controllore con tre anelli di retroazione è stato studiato in [26,27] ma centralizzare l'anello di controllo della tensione di uscita può compromettere l'affidabilità del sistema.

Un'architettura tollerante ai guasti sui moduli era invece stata realizzata in [29] utilizzando il controllo ad uguale duty cycle implementato realizzando un bus del duty cycle comune ai vari moduli.

Quando più moduli identici vengono messi in serie nell'architettura ISOP, le loro logiche di pilotaggio lavorano a tensioni differenti, sono quindi necessari dei dispositivi come isolatori digitali, trasformatori di segnale o optoisolatori.

Per semplificare il problema di comunicazione, è stato proposto un metodo per la misura della ripartizione delle tensioni in ingresso tramite la misura della pendenza del ripple in uscita [30]. Questo metodo non necessita di interconnessioni di controllo tra i vari moduli, ma non garantisce un risultato accurato a causa della difficoltà tecnologica di effettuare la misura, e sono rimasti sbilanciamenti residui di 4V dovuti alle tensioni di offset.

Un altro controllore distribuito, che non necessita di comunicazione tra i vari moduli a differente tensione è stato ottenuto in [31] utilizzando come segnali di controllo la tensione e le correnti di uscita. Riesce a garantire l'equiripartizione della potenza tra i moduli, ma può implementare solo un convertitore a resistenza di uscita negativa.

Lo schema di controllo differenziale sulla corrente di uscita è stato proposto in [32]. Esso preleva solo correnti di uscita e tensione di uscita risolvendo il problema di prelevare e comunicare alla logica di controllo le tensioni di ingresso. Con questo principio hanno sviluppato un'architettura tollerante ai guasti "FOCD" implementata utilizzando dei bus comuni ai vari moduli sul lato a bassa tensione, dove è stata posizionata la logica di controllo.

Qualora si voglia connettere in parallelo tra loro delle strutture ISOP tipo buck, l'analisi della stabilità in [33] mostra che è sufficiente considerare la stabilità dell'anello esterno di controllo e la stabilità differenziale degli anelli di bilanciamento, in quanto essi generano degli autovalori distinti.

Un più avanzato metodo di distribuzione del carico per una struttura parallela distribuita che riesce ad operare anche in presenza di guasti è discusso in [34]. La struttura presenta comunicazioni di controllo ad una velocità maggiore delle dinamiche del sistema. La trattazione mediante teoria dei grafi mostra che il sistema può continuare a funzionare

a fronte di guasti di comunicazione purché i vari nodi restino interconnessi mediante altri percorsi di comunicazione.

Alcuni degli articoli già citati riportano anche il modello di piccolo segnale necessario per la realizzazione dei controllori.

[23,30,31] riportano il modello di segnale della struttura ISOP considerando blocchi di tipo forward.

[35] riporta il modello di segnale della struttura ISOP considerando blocchi di tipo buck.

[25] riporta il modello di segnale della struttura ISOP considerando blocchi PSFB. Vengono anche analizzati gli effetti delle tolleranze sui transistori.

L'analisi bibliografica ha quindi evidenziato un'effettiva disponibilità di soluzioni reali per la realizzazione di un convertitore con strutture ISOP parallele. Questa struttura non è comunque stata considerata esplicitamente negli articoli visionati. Le trattazioni analitiche ed i necessari algoritmi di controllo sono già stati sviluppati per casi analoghi. L'implementazione pratica non è stata discussa in modo esauriente negli articoli considerati, in quanto spesso ne vengono mostrati solo i risultati.

### 2.3 Scelta del metodo di analisi

La complessità dello studio dei convertitori di potenza risiede nel fatto che sono complessi sistemi non lineari tempo varianti a componenti discreti. Per far fronte a questa difficoltà sono stati sviluppati diversi approcci che permettono o una relativa semplicità o un'ideale accuratezza.

Per i convertitori ad alte prestazioni dinamiche la situazione è più complessa perché la condizione che impone alla frequenza delle perturbazioni di essere molto inferiore alla frequenza di commutazione, necessaria per ottenere una descrizione accurata del sistema all'equilibrio, non risulta soddisfatta, impedendo l'applicabilità a molti metodi di analisi più semplicistici.

Per il convertitore LLC in particolare la frequenza di risonanza dei componenti passivi è prossima alla frequenza di commutazione in quanto lavora in regime di quasi risonanza.

Nel 2012 in [36] per ottenere un modello di segnale del convertitore LLC si è usato il metodo della funzione descrittiva e sono state effettuate delle forti assunzioni per ottenere un'analisi più semplice: le forme d'onda sono state approssimate come sinusoidali trascurando l'effetto delle armoniche sulle prestazioni richieste, l'induttanza di magnetizzazione è stata spostata al secondario, i componenti sono stati trattati come ideali, inoltre la topologia studiata considera dei diodi al secondario e quindi l'analisi è adattabile solo alla topologia con raddrizzamento sincrono. L'analisi ha comunque mostrato concordanza con le simulazioni, ma è basata su un metodo abbastanza grezzo in quanto non permette di stimarne o migliorarne l'accuratezza a piacere.

Lo stesso metodo in [37] nel 2013 è stato analizzato implementando e confrontando mediante simulink le equazioni del modello non lineare del circuito, con le equazioni del modello linearizzato mediante funzione descrittiva e approssimazione a prima armonica.

I grafici dei due modelli, sebbene simili, se confrontati con il modello fisico mostrano visibili differenze nelle parti iniziali dei transitori, il metodo della funzione descrittiva risulta corroborato, ma le ipotesi che hanno portato al modello non lineare sono risultate da migliorare.

Come si può vedere in [38], nel 2016 erano disponibili molte tecniche per modellizzare i convertitori di potenza. Tra i metodi più usati si possono citare: state space averaging, extended/ generalized state space averaging, cyclic averaging, extended describing function, metodo “Krylov-Bogoliubov-Mitropolsky” (KBM), tecnica “Time-Invariant Multi-Frequency” (TIMF), approssimazione a prima armonica.

Lo state space averaging venne ampiamente descritto in [39] nel 1976 con già tutte le basi teoriche pronte.

Il metodo venne rinominato generalized state space averaging [40] nel 1983 in quanto si intuì che è possibile non trascurare i termini di ordine superiore. Come detto in [41] il metodo è basato sul fatto che è possibile rappresentare un qualsiasi intervallo di una qualsiasi forma d’onda con una rappresentazione in serie di Fourier. Nel dominio della frequenza, i termini esponenziali dovuti ai ritardi di tempo relativi alla discretizzazione temporale considerata, possono essere approssimati per frequenze che tendono a zero. Considerando anche i termini di ordine superiore è possibile migliorare l’accuratezza a piacere permettendo anche lo studio di topologie risonanti.

Nel 1986 in [42] è stato presentato un potente metodo per unificare gli approcci già esistenti. Facendo uso di semplici calcoli matriciali permette di ricavare il trasferimento di segnale dei convertitori di potenza con un metodo semplice ed automatizzabile. L’analisi permette di suddividere il sistema non lineare tempo variante in intervalli di tempo di lunghezza arbitraria. In quanto tra gli istanti di commutazione il sistema è costituito da pezzi lineari tempo invarianti, viene utilizzata questa suddivisione, di durata potenzialmente arbitraria, descritta da un vettore degli istanti di tempo. La descrizione permette di inserire agevolmente in una matrice anche vincoli sui parametri di controllo e sugli istanti di commutazione. Anche l’analisi di sensitività ai vari parametri è resa possibile.

Il semplice metodo dello state space averaging ancora ampiamente utilizzato nel 1990 aveva lasciato delle questioni aperte [43] permettendo lo sviluppo di altri metodi più sofisticati e rigorosi.

Una spiegazione più semplice della matematica dietro al metodo KBM la si può trovare in [44].

Nel 1998 in [45] il metodo KBM e il metodo “multi frequency analysis” (MFA) diedero entrambi risultati migliori dello state space averaging e risultano più rappresentativi anche nelle condizioni di forte ripple.

Nel 2013 in [46] si è sviluppato un metodo per convertire automaticamente la rappresentazione a spazi di stato tempo varianti in un modello tempo invariante multi frequenza TIMF.

Nel 2017 In [47] l’analisi del convertitore LLC col metodo dell’approssimazione a prima armonica è stata estesa per includere gli effetti di un’induttanza di magnetizzazione al secondario, le formule si possono quindi rivelare interessanti per l’analisi del trasformatore con modello a T. L’analisi ha anche portato ad un metodo di dimensionamento del convertitore.

Indipendentemente dal metodo adottato, lo studio a mano delle nuove topologie risulta quasi inapprocciabile per via della loro complessità, sono quindi richiesti software di calcolo computerizzato.

Purtroppo anche lo studio al calcolatore richiede un notevole sforzo computazionale ed in [48] viene descritto lo sviluppo di una tecnica di media ciclica che permette di velocizzare l’analisi al computer dei convertitori risonanti di 10000 volte. Questa enorme semplificazione parte dalla semplice considerazione che in un convertitore all’equilibrio le variabili di stato ritornano uguali dopo un periodo.

Dei software di simulazione che venivano citati, alcuni sono rimasti a fase embrionale senza supporto, fino a perdere compatibilità con i nuovi sistemi operativi, ed ora sono introvabili, altri hanno continuato ad espandersi diventando sempre più complessi e sono disponibili ad un costo proibitivo.

I software di simulazione a tempo discreto a passo fisso sono fortemente inefficienti per la simulazione di segnali di controllo modulati in PWM o con slittamento di fase in quanto per avere una idonea precisione sulla simulazione del duty cycle è necessario ridurre il passo temporale di simulazione a valori molto inferiori ad una frazione di periodo, rallentando la simulazione a tal punto da non permettere di simulare le risposte dinamiche del convertitore in tempo gestibile mantenendo la precisione necessaria a caratterizzare la qualità delle commutazioni. Sebbene le risposte dinamiche si possano comunque caratterizzare utilizzando un modello di più alto livello, risulta comunque difficile andare ad indagare sulle commutazioni a transistori esauriti.

In questo contesto, per la valutazione del funzionamento in condizioni operative, è ancora consigliabile la simulazione via hardware mediante costruzione di un pre prototipo in scala ottenendo una maggior potenza di simulazione e risparmiando sul

costo di software di simulazione più avanzati. Il costo degli strumenti di misura che devono essere ad alte prestazioni ed in grado di generare report, non sarebbe influente perché sarebbero già necessari per la verifica del prototipo definitivo.

Nell'impossibilità di realizzare un prototipo, per la tesi si è deciso di usare per l'analisi il software LTspice.

Il software LTspice è gratuito ed implementa simulazione a passo temporale variabile e permette di effettuare simulazioni parametriche. I parametri vanno dichiarati tramite direttive al simulatore e possono essere dichiarati sia come funzioni di altri parametri, sia variabili come lista di valori. Quando un parametro viene dichiarato come una lista di valori il simulatore ripete la simulazione per tutti i valori di tale parametro.

La codifica cromatica standard del simulatore è stata mantenuta e gli schemi di simulazione sono stati riportati per intero per garantire la riproducibilità e la leggibilità dei risultati.

Al fine di ottenere risultati attendibili senza bisogno di aggiornare le librerie dei componenti, per la realizzazione delle simulazioni sono stati impiegati i componenti base anche se obsoleti.

Con LTspice è stato possibile effettuare delle simulazioni significative di confronto topologico e valutazioni di ottimizzazione nelle condizioni operative.

È comunque facile importare ed usare in simulazione i modelli accurati di reali componenti forniti dai vari costruttori.



### 3 Full bridge al primario e push pull in corrente al secondario

Questa topologia combina gli elementi più usati in bibliografia e vede già la presenza di numerosi controller dedicati industriali.

Un convertitore con queste caratteristiche topologiche per il modulo di potenza ausiliario di veicoli elettrici è descritto in [12] e trattato estensivamente in [49].

In tale topologia i due capi del primario sono pilotati con slittamento di fase da due semiponti.

I due MOSFET di ogni semiponte sono pilotati in opposizione di fase con dei tempi morti in modo da condurre alternativamente e mai contemporaneamente.

Quando lo slittamento di fase tra i due semiponti è nullo, i capi del primario vedono una tensione differenziale nulla perché vengono connessi alternativamente ai due MOSFET sotto ed ai due MOSFET sopra.

Lo slittamento di fase tra i due semiponti consente di regolare il pilotaggio a tre livelli del primario del trasformatore.

Il soft switching dei MOSFET al primario può verificarsi con commutazioni ZVS quando la velocità di transizione della tensione di uscita dei semiponti risulta determinata dalla sola corrente del primario che insiste sulle capacità di uscita dei semiponti, e l'accensione dei MOSFET al termine dei tempi morti viene ritardata fino all'annullamento della tensione ai loro capi.

Il funzionamento del raddrizzatore al secondario è di tipo passivo con commutazioni ZCS perché è quello che si otterrebbe utilizzando dei semplici diodi.

Per ridurre le perdite di conduzione diretta dei diodi dello stadio raddrizzatore di questa topologia, si utilizzano implementazioni a MOSFET con raddrizzamento sincrono nella quale i MOSFET intervengono in aiuto dei loro diodi parassiti.

I vari algoritmi di controllo per il pilotaggio dei MOSFET del raddrizzatore emersi in letteratura ricercano degli istanti di tempo comodi ed efficienti ottenibili tramite semplici funzioni logiche dei segnali di controllo già presenti per il primario.

In [50] si mostra che nel modo di conduzione continuo presente per più alte correnti di carico è solitamente utilizzato il controllo dato dall'OR logico dei segnali di pilotaggio del primario, e nel modo di conduzione discontinuo presente per correnti inferiori solitamente i MOSFET del raddrizzatore vengono tenuti spenti. Propongono di aumentare l'efficienza di questo modo di conduzione pilotandoli con l'AND logico degli stessi segnali di controllo al primario.

Con questo controllo AND, il MOSFET M6 della Figura 3-1 verrebbe pilotato utilizzando l'AND logico delle tensioni di gate source dei MOSFET M2 e M3, e il MOSFET M5

verrebbe pilotato utilizzando l'AND logico delle tensioni di gate source dei MOSFET M1 e M4.

Un simile segnale può essere ricavato anche dalla tensione a tre livelli ai capi del primario tramite un trasformatore come effettuato in [51], dove sono anche stati citati vari schemi di pilotaggio sviluppati per migliorare la semplicità del controllo e l'efficienza del raddrizzamento sincrono. Con tale metodo è stata ottenuta un'efficienza del 95%.

Nel presente lavoro, per l'implementazione del raddrizzamento sincrono nella simulazione di confronto topologico sono stati tentati diversi algoritmi di controllo ed il segno della corrente del trasformatore come poi implementato in Figura 8-1 si è rivelato più efficiente del controllo con segnali AND reperito in [50].

Questi algoritmi di controllo sono semplicemente implementabili, ma non ottimizzano le perdite del raddrizzatore perché permangono dei tratti di tempo nei quali la potenza dissipata dalla conduzione diretta dei diodi parassiti è riducibile attivando i canali dei MOSFET.

La comparazione della corrente diretta nei diodi parassiti con una soglia positiva regolabile permetterebbe sia di determinare il loro stato di conduzione diretta, utile per sapere quando far intervenire i MOSFET in loro aiuto, sia di ottimizzare le perdite tramite la riduzione della soglia di comparazione. Le commutazioni dei MOSFET così ideate sarebbero soft switching con picchi pari alla potenza dissipata nel diodo dalla conduzione della corrente fissata dalla soglia di comparazione.

La misura della corrente diretta nel diodo parassita è tuttavia inaccessibile, ed in Figura 3-1 si è scelto di approssimarla utilizzando la corrente di drain anche se disturbata dalla corrente circolante nelle capacità parassite dei MOSFET causata dalle oscillazioni della tensione.

Questa corrente capacitiva disturba la misura ed interferisce a bassi valori della soglia per i quali si generano commutazioni spurie.

La soglia di comparazione va ottimizzata per ridurre sia la potenza di conduzione sia la poca immunità della misura rispetto alla corrente che scorre nelle capacità di uscita dei MOSFET.

La misura delle correnti di drain rispetto a quella delle correnti di source ha permesso di evitare l'instabilità di retroazione del raddrizzatore generata dalla corrente di source indotta dal MOSFET driver.

L'implementazione della tolleranza ai guasti ha richiesto di suddividere la potenza tra diversi moduli attivi connessi in parallelo e di aggiungere moduli di ridondanza.

In Figura 3-1 R2 assorbe 100A a 12V e rappresenta il carico del modulo del convertitore in una configurazione in cui tre moduli attivi sono connessi in parallelo per realizzare un convertitore da 3600W.

La topologia del modulo è stata quindi simulata ad anello aperto per tre valori dello slittamento di fase, per valutarne le prestazioni e orientarsi meglio verso una scelta conveniente.

La frequenza di funzionamento del convertitore è stata impostata a 100kHz.

La tensione d'ingresso è stata limitata a 750V a causa del ripple sul filtro di ingresso, perché nelle librerie del simulatore utilizzato, ovvero LTspice è presente un solo MOSFET da 800V o più, e lo si è comunque scelto per una più facile riproducibilità dei risultati.

Al primario si è quindi scelto di usare il modello degli STW11NM80 che da datasheet reggono 800V, 11A e mostrano una resistenza in conduzione di 350mΩ.

Il modello di tale componente è descritto nell'help di LTspice e la direttiva per introdurlo in un simulatore spice compatibile è: <<.model STW11NM80 VDMOS(Rg=3 Vto=4.5 Rd=140m Rs=100m Rb=175m Kp=30 Cgdmax=.5n Cgdmin=.05n Cgs=2n Cjo=.3n Is=88p ksubthres=.1 mfg=STMicroelectronics Vds=800 Ron=350m Qg=44n)>>.

Al secondario si è scelto di usare il modello degli IPT020N10N3 perché tra quelli inclusi nella libreria standard del simulatore LTspice sono i MOSFET da 100V con la resistenza di perdita inferiore: <<.model IPT020N10N3 VDMOS(Rg=1.4 Vto=3.7 Rd=600u Rs=818.3u Rb=480u Mtriode=1.6 Kp=360 Lambda=.07 Cgdmin=1p Cgdmax=3n A=.3 Cgs=12n Cjo=10n M=.45 Is=60p VJ=.5 N=1.1 ksubthres=.1 mfg=Infineon Vds=100 Ron=1.7m Qg=156n)>>.

Gli IPT020N10N3 da datasheet reggono 100V, 300A e mostrano una resistenza in conduzione di 1,7mΩ.

I parametri del trasformatore senza perdite utilizzato in simulazione sono: induttanza del primario con secondari a vuoto 8mH, induttanza di ogni secondario a vuoto 9μH, coefficiente di accoppiamento tra gli avvolgimenti 0,99.

### 3.1 Simulazione




Figura 3-1 Schema di simulazione della topologia con full bridge al primario e push pull in corrente al secondario controllata con slittamento di fase al primario e raddrizzamento sincrono a secondario.




Figura 3-2 Risultato della simulazione della topologia con full bridge al primario e push pull in corrente al secondario controllata con slittamento di fase al primario e raddrizzamento sincrono al secondario.

Parametri	Misure:			
Tg [s]	Pin* [W]	Pout* [W]	Pdiss [W]	eff
2,5e-006	659	650	9	99%
3,7e-006	1344	1320	24	98%
4,8e-006	2382	2318	63	97%

Note:  
\* misurato da 0,0002s a 0,0003s  
Tg = sfasamento di semiponte  
Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$   
Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$   
Pdiss = potenza dissipata calcolata come pin-pout  
eff = efficienza calcolata come pout/pin

**Tabella 3-1 Efficienza dei MOSFET della topologia con full bridge al primario e push pull in corrente al secondario controllata con slittamento di fase al primario e raddrizzamento sincrono al secondario.**

Il risultato della simulazione in Figura 3-2 ha mostrato, nelle tracce V(s1) e V(s2), la presenza di forti oscillazioni non volute delle tensioni sui drain dei MOSFET al secondario, le quali non dipendono né dalla soglia di corrente impostata né dalla tensione di uscita del convertitore.

Tali oscillazioni sono risultate presenti anche quando la topologia è stata simulata con i MOSFET al secondario sempre spenti ovvero utilizzati come diodi. Sono eccitate dalle caratteristiche di recupero in inversa dei diodi parassiti contenuti in tali MOSFET perché nelle loro commutazioni ZCS il recupero genera un ritardo delle commutazioni rispetto al passaggio a zero della corrente.

Queste oscillazioni potrebbero contribuire significativamente ad un incremento dei disturbi elettromagnetici irradiati dal convertitore su tale frequenza.

Nella simulazione sono già stati introdotti due condensatori da 10nF, che hanno ridotto l'effetto della non linearità della capacità di uscita dei MOSFET. Ciò ha permesso di ridurre questi picchi di tensione, ad un valore intorno ad un centinaio di volt.

Sebbene la tensione di rottura per valanga nel simulatore utilizzato non sia implementata, nella realtà i MOSFET devono essere in grado di sopportare interamente questi picchi di tensione.

Tuttavia questo valore di tensione non sembra determinabile dai dati forniti nei datasheet dei MOSFET, e la termo varianza delle caratteristiche di recupero dei diodi parassiti renderebbe rischioso e inaffidabile il dimensionamento di questa topologia senza un sistema di clamp.

Gli stress in tensione molto superiori alla tensione di uscita che i MOSFET al secondario devono reggere, richiedono un forte incremento della potenza installata, e la topologia push pull alimentata in corrente risulta meno conveniente. L'utilizzo di sistemi di clamp

anche per flusso di potenza positivo permetterebbe di risolvere entrambi i problemi, ma a discapito di complessità ed efficienza.

Sebbene le caratteristiche di commutazione dei diodi parassiti nei MOSFET al secondario si siano mostrate limitanti per le prestazioni di questa topologia, l'efficienza dei MOSFET di questa topologia non ancora ottimizzata, simulata senza resistenze di gate al primario, si è mostrata in Tabella 3-1 già intorno al 98%.

Questo rimarcabile risultato ottenuto nonostante sia stato necessario ricorrere a MOSFET con tensione di rottura e resistenza di conduzione superiori, è dovuto al fatto che la topologia permette di ottenere commutazioni ZVS al primario e ZCS al secondario.

Il controllo con raddrizzamento sincrono visibile in Figura 3-2 è stato implementato comparando le correnti di drain con una soglia. Sebbene con questo controllo siano visibili nelle tracce delle tensioni di gate V(5) e V(6) delle commutazioni spurie che affaticano ulteriormente i MOSFET driver, esso è risultato anche più efficiente di un controllo implementato comparando con zero la sola corrente del primario.

Nella traccia della potenza dissipata al secondario, in cui si sono presentate oscillazioni di potenza reattiva, non sono risultati visibili picchi di potenza dissipata per commutazione, anzi l'ampiezza si è mostrata molto contenuta e dominata dalle perdite per conduzione.

Ciò indica che i MOSFET al secondario con il raddrizzamento sincrono potrebbero essere operati anche a frequenze superiori senza variazioni significative dell'efficienza, e connettere più MOSFET in parallelo per ridurre la resistenza di conduzione permetterebbe di ottenere prestazioni migliori perché ridurrebbe le perdite per conduzione senza causare un significativo incremento delle perdite per commutazione nei MOSFET.

La topologia PSFB al primario è comunque soggetta a perdere il meccanismo di soft switching per basse correnti di carico nel semiponte che viene pilotato in ritardo di fase rispetto alla condizione di pilotaggio nullo, e ciò può causare commutazioni hard switching che possono compromettere l'affidabilità del convertitore. Per questo motivo in [52] viene discussa l'importanza di utilizzare MOSFET con veloce recupero in inversa del diodo parassita.

La bassa efficienza a bassi valori di carico causata dal limitato campo di soft switching di questa topologia, ha permesso di sviluppare nuovi algoritmi di controllo [53-56]. Il confronto dell'efficienza in [54,55] ha evidenziato che per basse correnti di carico il controllo a modulazione della larghezza d'impulso ed il controllo a treno d'impulsi sono risultati convenienti rispetto allo slittamento di fase. Anche il pilotaggio come convertitore forward ha permesso di aumentare l'efficienza del ponte intero a slittamento di fase nelle stesse condizioni [57].

L'introduzione di componenti aggiuntivi, per aumentare l'energia circolante al primario, in letteratura ha permesso di aumentare il range di soft switching e sistemi di clamp sono stati sviluppati al secondario. La revisione in [58] compara varie soluzioni. Le topologie passive più valide emerse sono: quella che aggiunge due induttanze in parallelo al primario connesse a un nodo centrale, quella con un'induttanza controllata in corrente in serie al primario, e quelle con circuiti di clamp passivo al secondario che hanno dato buoni risultati. Le topologie attive più valide sono quella che inserisce un altro mezzo ponte a primario per permettere lo scorrimento di ulteriore potenza reattiva a basso carico, e quella con circuito attivo di clamp a secondario.

### 3.2 Confronto con il DAB

Il confronto topologico tra questa topologia e il DAB alimentato in tensione è stato effettuato indirettamente.

Entrambe le topologie mostrano forme delle correnti del trasformatore simili a rettangolari che permettono ai dispositivi al primario di effettuare commutazioni ZVS, ed entrambe le topologie hanno la tendenza a perdere il soft switching per basse correnti di carico.

Gli eventuali componenti esterni per aumentare la potenza circolante a basse correnti di carico e ripristinare i meccanismi di commutazione soft switching potrebbero essere applicati ad entrambe le topologie.

La differenza fondamentale tra le due topologie è emersa al lato secondario.

La topologia DAB utilizza le commutazioni ZVS, mentre la topologia PSFB impiega quelle ZCS. Le commutazioni ZCS permettono un recupero in inversa dei diodi parassiti contenuti nei MOSFET più morbido rispetto a quello che si verifica nelle commutazioni hard switching di accensione delle topologie alimentate in tensione.

Il suddetto recupero, nella topologia PSFB alimentata in corrente, avviene a spesa di elevati picchi di tensione che vanno limitati per impedire il più rischioso funzionamento in condizioni di valanga. Infatti in [59] i dispositivi funzionanti in valanga hanno subito un rapido deterioramento. I meccanismi di fallimento per la condizione di valanga evidenziati in [60,61] mostrano che l'attivazione del BJT parassita e la riduzione della tensione di soglia portano entrambi ad una deriva termica con rottura per punti caldi.

La simulazione in Figura 3-2 ha mostrato picchi di tensione a 100V con un secondario a 12V.

Per garantire il funzionamento dei dispositivi all'interno della zona operativa sicura senza limitare questi picchi di tensione servirebbe sovradimensionare in tensione di almeno una decina di volte con ripercussioni sul costo e sull'efficienza.

La riduzione di questi picchi di tensione richiede l'inserimento sui due MOSFET di due clamp a recupero di energia dimensionati per la corrente di recupero dei diodi parassiti e abilita l'utilizzo di MOSFET a inferiore perdita di conduzione e consente di aumentare ulteriormente l'efficienza ottenuta in simulazione. L'adozione dello snubber senza

perdite o degli altri sistemi di clamp a recupero di energia già emersi in bibliografia complicherebbe il delicato layout del lato ad alta corrente, e l'utilizzo di diodi nel lato ad alta corrente è stato considerato sconveniente.

L'adozione di un sistema di clamp attivo per ogni MOSFET al secondario genera la topologia a presa centrale che nel confronto in "DAB e DAB con presa centrale" si è mostrata sconveniente rispetto al DAB alimentato in tensione.

L'adozione dell'alimentazione in tensione è stata invece valutata nel sottocapitolo "Controllo con raddrizzamento sincrono" e si è mostrata fortemente sconveniente rispetto al DAB perché la corrente forzata dall'induttanza di filtro al secondario nella topologia PSFB alimentata in corrente determinava le forme simil-rettangolari della corrente nel trasformatore e passando all'alimentazione in tensione esse si sono modificate a simil-triangolari.

Questa modifica delle forme di corrente ottenuta nel trasformatore ha fatto perdere il meccanismo di soft switching al primario a cui è attribuito il contributo di perdita dominante.

Anche la combinazione topologica con alimentazione in tensione e raddrizzamento sincrono è risultata monodirezionale perché il pilotaggio meno efficiente al secondario ha richiesto di modificare notevolmente il rapporto di trasformazione, e quindi il ribaltamento dell'algoritmo di controllo non garantirebbe un'adeguata bidirezionalità.

Al termine del confronto si è scelto di scartare la topologia PSFB alimentata in corrente al secondario per la difficile implementazione della bidirezionalità del trasferimento di potenza, per ridurre la potenza installata e per la complessità del circuito ad alta corrente data da un eventuale sistema di clamp.

L'analisi delle topologie a raddrizzamento sincrono ha evidenziato che l'utilizzo delle commutazioni ZCS non permette adeguata bidirezionalità e per questo motivo nel capitolo di selezione topologica sono state considerate le topologie che sfruttano le commutazioni ZVS e alimentazione in tensione da entrambi i lati.



## 4 Selezione topologica

Utilizzando il software gratuito LTspice è stato possibile effettuare delle significative simulazioni di selezione topologica.

Queste topologie sono state confrontate tutte ad anello aperto, con lo stesso schema di modulazione del trasferimento di potenza, alla stessa frequenza, in condizione di non risonanza ed anche utilizzando, se possibile, gli stessi valori dei componenti per meglio evidenziarne le relative diversità.

Col software LTspice è stato possibile effettuare simulazioni parametriche. I parametri vanno dichiarati tramite direttive al simulatore e possono essere dichiarati sia come funzioni di altri parametri, sia variabili come lista di valori. Quando un parametro viene dichiarato come una lista di valori il simulatore ripete la simulazione per tutti i valori di tale parametro.

La simulazione parametrica con parametri variabili solitamente viene impiegata per studiare la stabilità di un circuito a fronte della variabilità di un componente.

Con LTspice è possibile dichiarare fino a tre parametri variabili, ma numerosi parametri fissi possono essere dichiarati come funzioni di tali parametri variabili. Ciò ha consentito la simulazione di una topologia nelle multiple condizioni imposte dai più complessi algoritmi di modulazione del trasferimento di potenza.

La topologia DAB in Figura 4-1, come quelle successivamente derivate, consente varie metodologie di controllo in quanto ogni ponte intero può generare pilotaggio attivo con tre differenti livelli di tensione.

Una metodologia di controllo a slittamento di fase che è stata investigata può consentire contemporaneamente almeno quattro tipi di modulazione del trasferimento di potenza con utilità pratica. Il primo tipo di modulazione consiste nel variare la fase relativa tra i due semiponti del ponte al primario. Il secondo tipo di modulazione consiste nel variare la fase relativa tra i due semiponti del ponte al secondario. Il terzo tipo di modulazione consiste nel variare la fase relativa tra i due ponti interi di primario e secondario. Il quarto tipo di modulazione consiste nel variare la frequenza portante sulla quale sono costruite le altre tre modulazioni di fase.

Per effettuare il confronto topologico è bastato utilizzare la doppia modulazione di fase ovvero mantenendo la differenza di fase tra i semiponti del primario uguale alla differenza di fase tra i semiponti del secondario, e senza ulteriore modulazione in frequenza.

Le simulazioni sono state impostate con l'obiettivo di eseguire un primo confronto in un tempo ragionevole tra le varie topologie, quindi si è scelto di velocizzare i tempi di simulazione e i transitori. In particolare si è scelto di utilizzare un filtro di ingresso passivo

sottodimensionato e non adatto a filtrare adeguatamente la corrente d'ingresso, per la sua alta frequenza di risonanza. Il suo modo di risonanza risulta così filtrato dalla capacità di stabilizzazione del ponte di uscita, ed è possibile un confronto del ripple tra le varie topologie esaminate.

Per l'esecuzione dei confronti topologici si è usata come base di confronto la simulazione dei transistori di accensione, ad anello aperto, della topologia DAB, utilizzando le impostazioni descritte in "DAB con filtro d'ingresso".

In questa fase si è quindi scelto di utilizzare molte tracce contemporaneamente per dirigere l'attenzione sulla controllabilità del convertitore, in modo da fornire al lettore un'impronta visiva caratteristica per la comparazione delle varie topologie con lo stesso schema di modulazione, e per generare una maggiore confidenza sui range di lavoro del convertitore e chiarire che la tensione di uscita desiderata è situata in una zona di lavoro intermedia. Grazie a questa scelta, sarà più facile osservare che la controllabilità della tensione di uscita dipende prevalentemente dallo schema di modulazione e non dalla topologia impiegata, mentre dalla topologia dipendono la presenza di eventuali oscillazioni di assestamento ai transistori, scalature delle variabili e differenze minori sulle singole tracce.

La tensione d'ingresso è stata limitata a 750V a causa del ripple sul filtro di ingresso, perché nelle librerie del simulatore utilizzato, ovvero LTspice, non sono presenti componenti da più di 800V, e si è comunque scelto di eseguire le simulazioni con tali componenti, per una più facile riproducibilità dei risultati.

Al primario si è mantenuto il modello degli STW11NM80

Al secondario si è scelto di usare il modello degli IPT004N03L perché tra quelli inclusi nella libreria standard del simulatore LTspice sono i componenti con la resistenza di conduzione inferiore: <<.model IPT004N03L VDMOS(Rg=1.4 Vto=2.3 Rd=120u Rs=161u Theta=.3 Rb=300u Mtriode=1.2 Kp=4000 Lambda=0.09 Cgdmin=168p Cgdmax=6n A=.42 Cgs=18n Cjo=21n M=0.49 Is=230p VJ=0.7 N=1.1 ksubthres=.1 mfg=Infineon Vds=30 Ron=.4m Qg=252n)>>

Gli IPT004N03L da datasheet reggono 30V, 300A e mostrano una resistenza in conduzione di 0,4mΩ.

Tramite simulazione parametrica sono state inizialmente confrontate la topologia DAB in Figura 4-1 con quella a semiponti impilati in Figura 4-3, evidenziando che non esiste una scelta univoca, in quanto, a seconda delle condizioni operative, ognuna presenta differenti benefici.

La topologia a semiponti impilati si è rivelata sempre migliore della cella NPC con capacità flottante in Figura 4-5, della cella NPC con diodi e capacità flottante in Figura 4-7, e della cella NPC con i soli diodi.

La topologia ISOP si è rivelata la più promettente tra quelle a più alta tensione esaminate.

A conferma sono riportati schemi e risultati delle simulazioni, e per completezza sono state aggiunte anche considerazioni personali.

#### 4.1 DAB con filtro d'ingresso

Nello schema di simulazione in Figura 4-1 il controllo a doppio slittamento di fase è stato implementato con una frequenza di 100kHz ovvero con un periodo di 10us.

Con tale periodo un ritardo di 5us corrisponde ad uno sfasamento di 180°.

Questo sfasamento è stato applicato tra i due MOSFET di ogni semiponte e, per evitare la cross-conduzione dei vari semiponti, i tempi morti sono stati implementati pilotando i gate dei MOSFET con un segnale trapezoidale.

Lo schema di modulazione a doppio slittamento di fase è stato implementato prendendo come riferimento il MOSFET M3. Relativamente ad esso è stato introdotto sul MOSFET M4 uno sfasamento "Tg" che ha la funzione di generare pilotaggio differenziale del primario del trasformatore. Quando questo sfasamento "Tg" è la metà del periodo, ovvero 5us, il primario subisce il massimo pilotaggio.

Si può quindi definire un duty cycle dello sfasamento di semiponte adimensionale "Dg" come il rapporto tra lo sfasamento di questi semiponti e il semiperiodo.

I pilotaggi dei MOSFET al secondario sono stati creati relativamente a quelli del primario introducendo uno sfasamento di ponte "T"

Analogamente si può definire un duty cycle dello sfasamento di ponte adimensionale "Dp" come il rapporto tra lo sfasamento di ponte e il quarto di periodo.

La simulazione della topologia DAB con filtro d'ingresso in Figura 4-2 è stata sviluppata con l'obiettivo di effettuare un semplice confronto visivo per accentuare gli aspetti salienti con le simulazioni delle altre topologie.

Il primo grafico dall'alto evidenzia la tensione sul condensatore del filtro d'ingresso che costituisce la capacità di stabilizzazione della tensione sul ponte in ingresso. In tale grafico la tensione varia sia per le oscillazioni del filtro di ingresso che si assestano attorno alla tensione di ingresso considerata pari a 750V, sia per il ripple del convertitore.

Sia il ripple di tensione sul filtro in ingresso, sia l'ampiezza delle oscillazioni di assestamento nel filtro di ingresso si sono mostrati dipendenti dallo sfasamento di semiponte.

Il ripple di tensione è riducibile in ampiezza aumentando la capacità di ingresso, sebbene la tensione sul filtro in ingresso sia risultata limitata a meno di 800V, ovvero la massima tensione tollerabile dai dispositivi utilizzati in simulazione.

Il secondo grafico dall'alto mostra la corrente che scorre nel primario del trasformatore.

Tale corrente risulta sempre inferiore ai 12A di picco, e limitata all'accensione dal solo sfasamento di semiponte.

Essa è scomponibile in due contributi che sono la corrente di magnetizzazione e la corrente di carico.

Quando il trasformatore presenta accoppiamento tendente ad uno, la corrente di magnetizzazione risulta trascurabile, e le forme di corrente a primario e secondario risultano proporzionali perché risultano entrambe definite dalla sola corrente di carico.

Per tenere conto anche della corrente di magnetizzazione, la tensione visualizzata nel terzo grafico è calcolata come tensione al primario meno la tensione al secondario riportata al primario.

Il fattore di riporto del trasformatore senza perdite utilizzato è stato calcolato come l'inverso del rapporto di tensioni a vuoto.

Così facendo la tensione mostrata nel terzo grafico risulta proporzionale alla derivata della corrente al secondario e differisce leggermente dalla tensione sulle induttanze di dispersione.

Il secondo e il terzo grafico sono quindi particolarmente significativi per l'analisi di come è strutturato il trasferimento di potenza.

Il quarto grafico mostra la forma della potenza dissipata da uno dei MOSFET al secondario, ed è comunque indicativo dello stress istantaneo sul dispositivo. Si notano forti picchi di potenza dissipata per commutazione che hanno spinto ad un approfondimento in un successivo capitolo.

Il quinto grafico mostra la tensione sulla capacità di stabilizzazione del ponte al secondario che si assesta quasi esponenzialmente ed è indicativa sia della tensione di uscita del convertitore sia del ripple di uscita prima di essere filtrato.

Le condizioni in cui sono state effettuate le simulazioni sono definite nel relativo schema di simulazione e sono leggibili in nero come direttive al compilatore. I risultati visibili in Figura 4-2 sono stati ottenuti con lo schema di simulazione in Figura 4-1. Gli schemi di simulazione, oltre a riportare lo schema elettrico della topologia simulata, contengono anche tutte le impostazioni usate dal compilatore per eseguire le simulazioni. Le simulazioni sono state ripetute per due valori di sfasamento di semiponte e per sette valori dello sfasamento di ponte.

La controllabilità della tensione di uscita rispetto ai valori dello sfasamento di semiponte utilizzati avviene con andamento approssimabile a seno quadrato e risulta più sensibile per valori intermedi.

La controllabilità della tensione di uscita rispetto ai valori dello sfasamento di ponte utilizzati avviene con andamento approssimabile a sinusoidale e risulta più sensibile per valori nulli.

Si è scelto di mostrare con maggior dettaglio l'effetto del controllo della tensione di uscita ottenuto agendo linearmente sullo sfasamento di ponte perché la riduzione dello sfasamento di semiponte porta ad una perdita di efficienza rilevante. Nella simulazione sono stati comunque impostati due valori dello sfasamento di semiponte per mostrare che anche esso può fornire controllabilità della tensione di uscita.

Nel grafico della tensione al ponte secondario, gli addensamenti delle tracce a due diverse tensioni sono quelli conseguenti ai due valori dello sfasamento di semiponte designati, i quali presi singolarmente mostrano tracce con tensione di uscita che aumenta saturando sinusoidalmente attorno a 11V e 21V.

I transitori di oscillazione sul filtro d'ingresso dovuti alla connessione del convertitore all'alimentazione non sono visibili in simulazione. Essi portano la tensione sul filtro d'ingresso fino al doppio della tensione di alimentazione.

A convertitore spento, entrambi i MOSFET di ogni semiponte sono in interdizione e ciascuno di loro regge fino alla tensione di rottura tra drain e source. Ogni semiponte del convertitore spento regge il doppio della tensione di rottura tra drain e source, e resiste alle sovratensioni di connessione. Solo quando la tensione sul filtro d'ingresso si è stabilizzata si può dare al convertitore il comando di accensione: la condizione di funzionamento è più delicata perché, quando il convertitore è acceso, ogni semiponte presenta un MOSFET in conduzione ed un MOSFET in interdizione. Il MOSFET in conduzione si comporta come un corto circuito e la sua caduta di tensione è trascurabile, quindi la tensione che ogni semiponte è in grado di reggere a convertitore acceso risulta ridotta alla sola tensione di rottura di un singolo MOSFET in interdizione.

I transitori di connessione quindi devono avvenire a convertitore spento pena la rottura dei MOSFET. Queste simulazioni simulano i transitori di accensione fino a regime sotto tale ipotesi.

## 4.1.1 Simulazione DAB

Topologia DAB.

è stato posto  $T_g = T_{gp} = T_{gs}$  dove  $T_{gp}$  e  $T_{gs}$  sono il tempo di sfasamento di semiponte rispettivamente nel ponte primario e secondario.  
Il tempo  $T$  rappresenta lo sfasamento tra il ponte H primario e il ponte H secondario.




Figura 4-1 Schema di simulazione della topologia di riferimento. DAB con doppio slittamento di fase.




Figura 4-2 Forme d'onda significative per il confronto della topologia DAB. Tensione al ponte primario, corrente al primario, tensione al primario meno tensione secondaria riportata al primario, potenza dissipata, tensione al ponte secondario.

## 4.2 DAB e DAB impilato

Il beneficio della topologia DAB a semiponti impilati al primario come in Figura 4-3, rispetto al DAB in Figura 4-1, consiste nel fatto che permette di raddoppiare la tensione d'ingresso operativa della topologia mantenendo lo stesso numero di MOSFET e MOSFET driver.

Nel confronto topologico a pari tensione d'ingresso, realizzato dopo aver simulato la topologia DAB, per passare alla topologia a semiponti impilati mantenendo invariata la tensione di alimentazione sono stati compiuti i seguenti passaggi successivamente commentati:

1. Si è creata una presa centrale sulla capacità di stabilizzazione in ingresso realizzata utilizzando due condensatori inizialmente più piccoli di capacità doppia in serie.
2. Il semiponte costituito da M1 e M3 è stato sconnesso dall'alimentazione positiva e connesso alla presa centrale della capacità di stabilizzazione.
3. Il semiponte costituito da M2 e M4 è stato sconnesso dall'alimentazione negativa e connesso alla presa centrale della capacità di stabilizzazione.
4. Si è aggiunto il condensatore C4 in serie al primario.
5. L'induttanza del primario è stata ridotta di un fattore quattro e sono state raddoppiate le capacità di stabilizzazione dell'alimentazione.
6. Si è valutato quanto ridurre la resistenza di conduzione dei MOSFET
7. Si è valutata positivamente l'utilità di un ulteriore controllore.
8. Sono stati descritti i transistori.

Riguardo al punto 4:

C4 è un condensatore da  $2\mu\text{F}$  non risonante con funzione di disaccoppiamento: è stato posto in serie al primario del trasformatore per impedire il formarsi di una distruttiva componente di corrente continua, caratteristica di questa topologia, che andrebbe a saturare il nucleo e bruciare i MOSFET. Questa capacità di disaccoppiamento risulta infatti polarizzata da una forte componente di tensione continua di valore pari alla metà della tensione di alimentazione, presente in questa configurazione tra le uscite dei due semiponti impilati e graficata nel quarto grafico dall'alto di Figura 4-4. C4 deve condurre la stessa corrente che circola nel primario, graficata nel secondo grafico dall'alto di Figura 4-4 e può essere scelta di reattanza trascurabile per lavorare ad una frequenza molto superiore alla frequenza di risonanza in modo da non influenzare le forme del convertitore a regime.

L'ulteriore presenza di questa capacità va quindi chiaramente a ridurre la densità volumica del convertitore a causa del volume occupato dal condensatore C4, e aumenta lievemente le perdite a causa dei suoi parassitismi.

Per tentare di ridurre il maggiore utilizzo capacitivo introdotto da C4, lo si può ridurre allontanandosi dalla non risonanza fino a quasi 200nF. Si è infatti visto mediante simulazione che ottimizzando la capacità di disaccoppiamento per energia immagazzinata, per ridurre le dimensioni, ci si trova in una condizione in cui gli effetti di risonanza sono significativi.

Nel confronto tra DAB e DAB impilato in condizione di quasi risonanza, sul primario del trasformatore va ad aggiungersi anche una quota di tensione capacitiva rilevante dovuta al ripple sul condensatore di disaccoppiamento, di conseguenza è necessario aumentare l'induttanza al primario per mantenere simile il rapporto di trasformazione e il trasferimento di potenza.

Nonostante questo dimensionamento quasi risonante che permette di ridurre l'ulteriore ingombro della capacità di disaccoppiamento C4, il volume totale delle capacità installate nella topologia DAB a semiponti impilati risulta comunque più che raddoppiato rispetto a quello della topologia DAB, come risulta anche dal raddoppio indicato nel punto 5.

Riguardo al punto 5:

la connessione in serie dei due semiponti dimezza la tensione su ogni semiponte, ciò è un beneficio dal punto di vista della riduzione dello stress in tensione su ogni MOSFET, ma il dimezzamento della tensione su ogni semiponte dimezza anche l'escursione in tensione dei livelli di pilotaggio. Questo dimezzamento della tensione di pilotaggio al primario a livello teorico richiede un raddoppio del rapporto di trasformazione del trasformatore per ottenere la stessa tensione di uscita e quindi lo stesso trasferimento di potenza. Ciò ha portato quindi alla riduzione dell'induttanza del trasformatore al primario di un fattore quattro ed al raddoppio della corrente circolante nel primario.

Il raddoppio delle correnti circolanti nel primario ha causato un raddoppio del ripple in tensione sulle capacità di stabilizzazione dell'alimentazione, le quali sono state raddoppiate per mantenere il ripple d'ingresso costante, ottenendo anche un raddoppio del volume e delle perdite di questi condensatori.

Riguardo al punto 6:

Il raddoppio dello stress in corrente nei MOSFET al primario, come discusso nel punto 5, causa perdite di conduzione quattro volte superiori sugli stessi MOSFET. Per mantenere costanti queste perdite servono quindi dei MOSFET con resistenza in conduzione quattro volte inferiore. Per questo aspetto impedenziale al primario la comparazione porta al confronto tra MOSFET di partenza e MOSFET in grado di reggere la metà della tensione ma con resistenza di perdita in conduzione quattro volte inferiore e doppia corrente di carico.

Riguardo al punto 7:

La connessione in serie dei semiponti al primario cambia il percorso delle correnti. In particolare nel DAB, quando il primario veniva pilotato a livello zero, le correnti passavano attraverso due soli MOSFET in serie. Nella versione impilata le correnti passano attraverso la serie di due MOSFET, della capacità di stabilizzazione del semiponte che viene connesso, e della capacità di disaccoppiamento.

Nelle condizioni di pilotaggio attivo a livello non nullo del lato primario nel DAB la corrente vedeva sempre la serie di due MOSFET e la capacità di stabilizzazione dell'alimentazione. Nella versione impilata vede sempre la serie di due MOSFET e la capacità di disaccoppiamento, ma in una di queste due condizioni alla serie si aggiungono le due capacità di stabilizzazione dei due semiponti.

A causa di questa modifica dei percorsi per la corrente, la capacità vista dal primario del trasformatore nella configurazione impilata varia a seconda del modo di pilotaggio, ed in particolare tra le due condizioni di pilotaggio attivo del primario a livello non nullo, quindi può instaurarsi un'asimmetria dovuta al fatto che in una di queste due condizioni, alla serie dei due MOSFET e della capacità di disaccoppiamento, si aggiungono le due capacità di stabilizzazione dell'alimentazione dei due semiponti in serie non presenti nell'altro modo di pilotaggio. Questa asimmetria va poi a ripercuotersi in un'asimmetria nelle correnti delle condizioni di pilotaggio attivo del trasformatore a livello nullo che scorrono sui condensatori di stabilizzazione dell'alimentazione. Ciò, insieme alle perdite e alle asimmetrie delle commutazioni e dei tempi morti, può contribuire a creare ad ogni periodo uno sbilanciamento di carica tra le due capacità di stabilizzazione dell'alimentazione, che si configura come una corrente che va scaricando il nodo centrale. Dalla simulazione in Figura 4-4, risulta che questo effetto è più rilevante quando il duty cycle del pilotaggio attivo dello sfasamento di semiponte si riduce.

Questa corrente di sbilanciamento di carica fa variare la tensione del nodo centrale che diminuisce fino alla tensione di alimentazione rendendo necessaria l'introduzione di un controllore per ricreare la stabilizzazione in tensione del nodo centrale.

Riguardo al punto 8:

Nei transistori della topologia impilata risultano presenti dei modi di oscillazione risonante che vengono eccitati nei transistori di assestamento sulla capacità di disaccoppiamento. Le variabili in oscillazione smorzata sono la tensione ai capi della capacità di disaccoppiamento e la corrente che la attraversa e scorre nel trasformatore. Le oscillazioni dovute all'assestamento della tensione sulla capacità di disaccoppiamento sono visibili in simulazione e vanno a ripercuotersi come oscillazioni sulla polarizzazione in continua della corrente del trasformatore. In Figura 4-4 queste oscillazioni sono visibili sia nel grafico della tensione sulla capacità di disaccoppiamento, sia nel grafico della corrente nel trasformatore. Essa rimane comunque limitata a 25A.

Nella topologia non impilata i transistori nella polarizzazione iniziale del trasformatore assumevano andamento esponenziale.

Ulteriori oscillazioni di entità minore nella topologia impilata possono provenire dalla ripartizione della tensione tra i due semiponti al primario, se generate da un controllore.

I transistori sul filtro di ingresso risultano invece critici in entrambe le topologie.

La topologia a semiponti impilati risulta più delicata rispetto alla topologia DAB all'inserzione dell'alimentazione, infatti a convertitore spento non è in grado di reggere il doppio della tensione operativa che si può generare a causa dei transistori sul condensatore in ingresso, perché la capacità di disaccoppiamento è inizialmente scarica, ed assieme al primario, cortocircuita due MOSFET all'accensione.

Inoltre, come visto nel punto 5, l'uguaglianza dell'ampiezza del ripple di tensione nella topologia impilata avviene con capacità di ingresso doppie. Per ottenere la stessa corrente di ripple in ingresso, le induttanze di filtro all'ingresso vanno mantenute. A pari corrente di ripple in ingresso, il filtro di ingresso nella topologia a semiponti impilati risulta quindi con una frequenza di taglio inferiore, pertanto esso presenta una risonanza con fattore di merito più elevato e risulta più difficile stabilizzarlo.

Questa frequenza di taglio inferiore del filtro di ingresso influisce negativamente sui transistori e sulla risposta in frequenza di sistemi più complessi che comprendono tale topologia.

Concludendo si è quindi visto che la topologia impilata richiede un dispendio di risorse capacitive più che doppio, alle quali sono associate occupazione di volume e perdite entrambe più che doppie e richiede un maggior numero di condensatori che devono portare polarizzazione continua e forti correnti.

### 4.2.1 Simulazione DAB impilato




Figura 4-3 Schema di simulazione della topologia DAB a semiponti impilati.




Figura 4-4 Forme d'onda significative per il confronto della topologia DAB a semiponti impilati. Tensione al ponte impilato del primario, corrente al primario, tensione al nodo centrale, tensione sul condensatore di disaccoppiamento, tensione al ponte secondario.

### 4.3 DAB impilato e celle NPC

Per ottenere la cella NPC multi livello a capacità flottante come in Figura 4-5, a partire dalla topologia DAB di partenza in Figura 4-1, e mantenendo invariata la tensione di alimentazione, sono stati compiuti i seguenti passaggi:

1. Si è creata una presa centrale sulla capacità di stabilizzazione in ingresso realizzata utilizzando due condensatori inizialmente più piccoli di capacità doppia in serie.
2. Il capo P1 del trasformatore al primario è stato sconnesso dall'uscita del semiponte pilotato a fase dominante costituito da M1 e M3 e connesso alla presa centrale sulla capacità di stabilizzazione in ingresso.
3. Il semiponte costituito da M1 e M3, ora non connesso a nessun carico, è stato ribaltato anche nei pilotaggi, tra livello alto e livello basso, per negare la tensione di uscita, in modo da poter poi generare la stessa forma di tensione differenziale al primario con la nuova topologia.
4. I MOSFET appartenenti al semiponte costituito da M1 e M3 sono stati sconnessi tra loro e separati l'uno dall'altro.
5. Il semiponte pilotato in ritardo di fase, costituito da M2 e M4, è stato sconnesso dalle alimentazioni e connesso dentro al semiponte costituito da M1 e M3.
6. Si è aggiunto il condensatore C4 in parallelo al semiponte costituito da M2 e M4.
7. L'induttanza del primario è stata ridotta di un fattore quattro e sono state raddoppiate le capacità di stabilizzazione dell'alimentazione.

Quest'ultimo punto può essere discusso analogamente a quanto già fatto per la topologia a semiponti impilati.

Con questo metodo, nella simulazione in Figura 4-6, si ottiene che la tensione sulla capacità flottante C4 tende ad aumentare.

Procedendo analogamente, ma inserendo il semiponte a fase dominante, costituito da M1 ed M3, nel semiponte con ritardo di fase costituito da M2 e M4, si ottiene la stessa disposizione dei pilotaggi presente in Figura 4-7. In essa, il semiponte interno con quello esterno risultano scambiati tra loro, ed in simulazione la tensione sulla capacità flottante tende invece a diminuire.

Rispetto alla topologia a semiponti impilati è stato possibile osservare parecchie differenze.

La separazione dei MOSFET di un semiponte, fatta inserendovi dentro l'altro semiponte, rende più difficoltoso il pilotaggio rispetto alla topologia DAB a semiponti impilati. Nella configurazione DAB a semiponti impilati utilizzando due MOSFET driver come il Si8274 risultano necessarie solo due alimentazioni ausiliarie in quanto l'alimentazione degli altri due MOSFET viene ottenuta mediante bootstrap, e la tensione sul driver tra livello alto e livello basso risulta dimezzata. Nelle configurazioni NPC multi livello, invece, fanno

parte di uno stesso semiponte i MOSFET più esterni connessi alle alimentazioni e quelli più interni, connessi ai MOSFET più esterni.

Utilizzando quindi un MOSFET driver dello stesso tipo risulta impossibile ottenere l'alimentazione del MOSFET a livello più alto mediante bootstrap e la tensione sul driver tra il livello più alto e il livello più basso non risulta dimezzata. Bisogna quindi ricorrere ad almeno tre alimentazioni ausiliarie ottenibili da un trasformatore ausiliario con tre secondari flottanti, i cui parassitismi capacitivi sono soggetti alla forte radiofrequenza di funzionamento del convertitore. Tali parassitismi risultano fastidiosi perché si sommano alle capacità di uscita del semiponte più esterno influenzandone i meccanismi di commutazione. Questa radiofrequenza non si sviluppa tra i due secondari delle alimentazioni ausiliarie della topologia a semiponti impilati, tra i quali rimane presente una tensione continua.

La cella NPC multi livello a capacità flottante presenta un migliore utilizzo capacitivo rispetto alla topologia DAB impilata. Nelle condizioni di pilotaggio attivo del trasformatore a livello di tensione non nullo la corrente scorre in entrambe le condizioni nella serie di due MOSFET e in una delle capacità di stabilizzazione dell'alimentazione. In entrambe le condizioni di pilotaggio attivo del trasformatore a livello di tensione nullo la corrente scorre nella serie di due MOSFET, della capacità flottante e di una delle capacità di stabilizzazione dell'alimentazione.

Questo migliore utilizzo capacitivo lo si evince chiaramente considerando la capacità di disaccoppiamento della topologia a semiponti impilati come riposizionata nella capacità flottante della topologia NPC a capacità flottante. Dato che questa capacità flottante, a differenza della capacità di disaccoppiamento non viene attraversata da corrente nelle fasi di pilotaggio attivo del primario del trasformatore a livello non nullo, le perdite dovute ai parassitismi del condensatore risultano inferiori.

Sebbene non siano chiaramente visibili a livello teorico delle asimmetrie capacitive tra i modi di pilotaggio al primario, come invece accade nella topologia a semiponti impilati, la simulazione in Figura 4-6 ha comunque evidenziato un forte sbilanciamento di carica che, nel corso della simulazione, ha portato la tensione sulla capacità flottante a variare come visibile nel quarto grafico.

Anche la cella NPC a capacità flottante in Figura 4-5, come il DAB a semiponti impilati in Figura 4-3, necessita quindi di un ulteriore controllore di carica per il mantenimento di una tensione costante sulla capacità flottante.

In particolare la simulazione ha evidenziato che la tensione sulla capacità flottante varia più velocemente quando il duty cycle dello sfasamento di semiponte è più basso.

La misura della tensione differenziale sulla capacità flottante necessaria per la creazione di un regolatore risulta più difficile rispetto alla misura di quella sulle capacità di

stabilizzazione della topologia DAB impilata, in quanto la tensione sulla capacità flottante varia con una forte componente alla radiofrequenza di modo comune dovuta al funzionamento del convertitore che, nella simulazione mostrata, è un'onda quadra a 100kHz e 375V picco picco generata dal semiponte più esterno. Bisogna quindi ricorrere ad un sensore isolato che esegua la misura e la invii al regolatore.

### 4.3.1 Simulazione NPC con capacità flottante




Figura 4-5 Schema di simulazione della topologia NPC con capacità flottante.




Figura 4-6 Forme d'onda significative per il confronto della topologia NPC con capacità flottante. Tensione lato primario, corrente al primario, tensione sul nodo centrale, tensione sulla capacità flottante, tensione al ponte secondario.

Scegliendo l'opportuno ordine di pilotaggio dei MOSFET è possibile fare in modo che la deriva di tensione sulla capacità flottante C4 sia nella direzione di un decremento. Ciò consente di ribilanciare la tensione sulla capacità flottante senza ricorrere ad un regolatore ma semplicemente mediante l'aggiunta di due diodi come nella cella NPC con diodi e capacità flottante in Figura 4-7.

La simulazione della cella NPC ibrida con diodi e capacità flottante ha evidenziato stabilità robusta della tensione sul nodo centrale, ma il confronto della corrente nei diodi con la corrente nella capacità flottante ha evidenziato che la presenza della capacità flottante risulta solo dannosa obbligando i diodi a condurre forti picchi di corrente diretta e di recupero, i quali gravano anche sul funzionamento dei MOSFET.

La simulazione della topologia NPC con i soli diodi senza la capacità flottante, in Figura 4-8 ha mostrato infatti una forte riduzione dei picchi di corrente nei diodi mantenendo la stessa funzionalità e la stabilità robusta del nodo centrale, rivelando la topologia NPC con soli diodi migliore della topologia ibrida con diodi e capacità flottante.

In entrambe queste ultime topologie, il regolatore della tensione sulla capacità flottante risulta non necessario.

Nonostante ciò la presenza dei due diodi può compromettere efficienza e affidabilità. Rimpiazzando i diodi con dei MOSFET si possono ridurre entrambi i contributi di perdita.

Le perdite di conduzione si riducono in quanto i MOSFET in conduzione hanno una caduta di tensione minore dei diodi.

Le perdite di commutazione si riducono in quanto tali diodi a recupero veloce sono dispositivi bipolari ed hanno tempi di recupero in inversa che sono molto più lenti dei tempi di commutazione dei MOSFET.

Nonostante ciò, rispetto alla topologia DAB con semiponti impilati in Figura 4-3, la realizzazione della cella NPC con sei MOSFET rispetto alla topologia DAB con semiponti impilati comporta un costo superiore, dovuto all'ulteriore utilizzo di due MOSFET con relativo MOSFET driver, senza un effettivo miglioramento delle prestazioni.

A questo punto si può affermare che per i bassi livelli di potenza in gioco sulla singola cella, la topologia a semiponti impilati risulta complessivamente conveniente rispetto a tutte le altre topologie NPC.

### 4.3.2 Simulazione NPC a diodi




Figura 4-7 Topologia NPC con diodi e capacità flottante. Schema di simulazione della topologia NPC con soli diodi.




Figura 4-8 Forme d'onda significative per il confronto della topologia NPC con soli diodi. Corrente del diodo sotto, tensione al ponte primario, corrente al primario, tensione del nodo centrale, tensione di alimentazione del semiponte inglobato, tensione al ponte secondario.

#### 4.4 DAB e DAB con presa centrale

Nella topologia DAB, realizzando una presa centrale sul secondario del trasformatore, la tensione media d'uscita sulla presa centrale risulta dimezzata rispetto alla tensione del ponte al secondario. Per realizzare la presa centrale sul trasformatore mantenendo la stessa tensione d'uscita e lo stesso rapporto di trasformazione, occorre avvolgere un altro avvolgimento secondario uguale al precedente come rappresentato in Figura 4-9.

Una simulazione di confronto realizzata utilizzando gli stessi MOSFET, ha mostrato un aumento di efficienza del 1% dovuto al fatto che la corrente di uscita al secondario si trova a passare solo attraverso la resistenza dei due MOSFET sotto. Questo aumento di efficienza in realtà risulta fuorviante in quanto la tensione sui MOSFET del ponte risulta raddoppiata, quindi utilizzando dei MOSFET in grado di reggere il doppio della tensione, la resistenza di conduzione dei MOSFET risulta più che raddoppiata. Inoltre anche l'utilizzo del trasformatore risulta meno efficiente in quanto realizzando due secondari la corrente massima su ogni avvolgimento non si è dimezzata. Queste considerazioni evidenziano la soluzione con presa centrale come chiaramente sconveniente, tranne in quelle applicazioni a più bassa tensione dove non esistono MOSFET con tensione e resistenza di conduzione inferiori.

Inoltre prelevando la tensione dalla presa centrale invece che dal condensatore di stabilizzazione del ponte a secondario, con lo stesso filtro di uscita il ripple di uscita risulta estremamente aumentato come ben visibile in Figura 4-10. In particolare il ripple di uscita risulta aumentato quando il duty cycle dello sfasamento di semiponte si discosta dal valore unitario, infatti nelle fasi in cui il secondario viene pilotato ad un livello nullo esso subisce una componente di modo comune perché viene connesso alternativamente alle due estremità del condensatore di stabilizzazione della tensione al ponte secondario.

La forma di tensione da filtrare disponibile sulla presa centrale del secondario visibile nel terzo grafico della Figura 4-10 presenta quindi tre livelli di tensione, mentre prelevandola dal condensatore di stabilizzazione della tensione al ponte secondario, la tensione risulta già inizialmente stabilizzata e così si riducono fortemente le specifiche per il filtro di uscita del convertitore.

#### 4.4.1 Simulazione DAB con presa centrale




Figura 4-9 Schema di simulazione della topologia DAB con presa centrale




Figura 4-10 Risultati della simulazione della topologia DAB con presa centrale. Tensione al ponte primario, corrente al primario, tensione sulla presa centrale del secondario, tensione di uscita, tensione al ponte secondario.

## 4.5 DAB e ISOP

Passando dalla struttura con singolo DAB alla struttura ISOP mantenendo costanti il carico, la tensione sul carico, la corrente sul carico, e la tensione d'ingresso, si può subito notare che anche la corrente media d'ingresso resta invariata a causa del principio di conservazione dell'energia, quando si trascurano le variazioni di efficienza.

Volendo passare da un DAB ad una struttura ISOP formata da due blocchi DAB come in Figura 4-11, basta scalare opportunamente i valori dei componenti dei nuovi blocchi senza ridimensionare ogni singolo blocco.

Per eseguire la scalatura si può procedere con numero di componenti costante o variabile.

Nei seguenti passaggi viene descritto come ridimensionare un modulo DAB raddoppiando il numero totale componenti per ottenere una struttura ISOP.

Passando alla struttura ISOP al secondario la corrente del carico risulta suddivisa tra i due blocchi in parallelo, quindi l'impedenza del carico vista da ogni blocco risulta raddoppiata, per questo motivo occorre raddoppiare l'impedenza di ogni blocco per mantenere lo stesso adattamento di impedenza sul carico.

Passando alla struttura ISOP, al primario la tensione su ogni blocco viene dimezzata, quindi per mantenere lo stesso trasferimento di potenza l'impedenza di ogni blocco al primario va ridotta ad un quarto.

Ciò significa che per ottenere i valori dei blocchi da inserire nella struttura ISOP partendo dal blocco DAB già dimensionato per quelle specifiche, complessivamente bisogna raddoppiare l'induttanza del secondario e dimezzare l'induttanza al primario.

Al primario vengono quindi utilizzati MOSFET con la metà della tensione di rottura e la metà della resistenza di perdita di conduzione a fronte di un raddoppio del numero di MOSFET e MOSFET driver.

Al secondario vengono quindi utilizzati MOSFET più piccoli con il doppio della resistenza di perdita in conduzione a fronte di un raddoppio del numero di MOSFET e di MOSFET driver.

Così facendo la struttura non viene modificata nel comportamento. Sia la tensione d'uscita sia i transistori sia l'efficienza di conduzione risultano invariati.

Tuttavia il raddoppio del numero di componenti risulta accoppiato a questa analisi.

Un raddoppio del numero dei componenti permette l'utilizzo di componenti con caratteristiche inferiori, che consistono nel raddoppio della resistenza di conduzione, nel dimezzamento delle capacità parassite e della corrente dei MOSFET driver.

L'effetto puro della modifica topologica al primario permette quindi l'utilizzo di MOSFET in grado di reggere la metà della tensione ma con doppia corrente di carico e resistenza di perdita in conduzione quattro volte inferiore.

Per riconfermare l'effetto puro della modifica topologica senza raddoppio dei componenti, viene ora discusso un confronto a numero di componenti costante.

Per effettuare il confronto a numero di componenti costante, e togliere la variazione di costo dei MOSFET driver ed evidenziare meglio le prestazioni dei MOSFET richieste dalla topologia, si è anche considerata una topologia DAB di partenza come costituita da componenti più piccoli idealmente raddoppiati e connessi in parallelo ovvero una struttura IPOP.

Tali componenti presentano quindi il doppio della resistenza di conduzione, la metà delle capacità parassite e la stessa tensione di rottura.

Tra questa struttura IPOP e la struttura ISOP, la struttura al secondario rimane costante e varia solo al primario.

Nella struttura IPOP al primario sono presenti due ponti che vengono alimentati in parallelo, nella struttura ISOP al primario sono presenti due ponti che vengono alimentati in serie.

Al primario passando dalla IPOP alla ISOP la connessione in serie dei due ponti porta ad un dimezzamento della tensione su ogni ponte e su ogni MOSFET.

Tuttavia il dimezzamento della tensione su ogni ponte dimezza anche l'escursione in tensione dei livelli di pilotaggio del trasformatore al primario. Questo dimezzamento della tensione di pilotaggio al primario a livello teorico richiede un raddoppio del rapporto di trasformazione del trasformatore per ottenere la stessa tensione di uscita e quindi lo stesso trasferimento di potenza. Ciò porta quindi alla riduzione dell'induttanza del trasformatore al primario di un fattore quattro ed al raddoppio della corrente circolante nel primario.

Il raddoppio dello stress in corrente nei MOSFET al primario, causa perdite di conduzione quattro volte superiori sugli stessi MOSFET. Per mantenere costanti queste perdite servono quindi dei MOSFET con resistenza in conduzione quattro volte inferiore. Per questo aspetto impedenziale al primario la comparazione porta al confronto tra MOSFET di partenza e MOSFET in grado di reggere la metà della tensione ma con doppia corrente di carico e resistenza di perdita in conduzione quattro volte inferiore.

Per tener conto della relazione così ottenuta si può quindi andare a valutare il prezzo in un database di MOSFET percorrendo la curva per la quale la resistenza di perdita in conduzione è proporzionale al quadrato della tensione di rottura, e con l'ulteriore vincolo dell'ipotesi che tra questi MOSFET la carica totale di gate rimanga invariata in modo da poter effettivamente trascurare una variazione del costo dei MOSFET driver.

Si può quindi andare a cercare in un database di MOSFET, per quali valori di tensione e con quali dispositivi il costo della topologia venga effettivamente ottimizzato.

Tale analisi di costo non è stata qui approfondita sia per la difficoltà di ottenere un sufficientemente grosso database di componenti, sia perché le variazioni di mercato ed il progresso tecnologico rendono tale tipo di analisi prontamente obsoleta e si è quindi ritenuto di non effettuarla.

Il criterio di scelta dei MOSFET ricercati è comunque risultato lo stesso di quello già emerso nel confronto della topologia DAB a semiponti impilati col DAB.

La struttura ISOP, tuttavia rispetto al DAB richiede un ulteriore controllore per assicurare la ripartizione della tensione di alimentazione tra i vari moduli a fronte delle tolleranze dei componenti.

#### 4.6 ISOP e DAB a semiponti impilati

Un confronto più diretto tra la struttura ISOP e la cella DAB con primario a semiponti impilati mostra che valgono molti degli stessi aspetti già emersi per il confronto tra DAB con primario a semiponti impilati e DAB.

Sia nella topologia ISOP sia nel DAB a semiponti impilati si è creata una presa centrale sulla capacità di stabilizzazione in ingresso.

Passando alla topologia ISOP è teoricamente possibile eliminare il condensatore di disaccoppiamento, in quanto non è più presente una componente in continua da bloccare. È quindi possibile aumentare la densità volumica del convertitore e ridurre lievemente le relative perdite.

In entrambe le topologie la connessione in serie al primario dimezza lo stress in tensione e la scelta dei dispositivi con numero di componenti costante porta alla comparazione tra MOSFET di partenza e MOSFET in grado di reggere la metà della tensione ma con resistenza di conduzione quattro volte inferiore.

Passando alla struttura ISOP cambia il percorso delle correnti. In particolare anche le correnti che passavano attraverso il nodo centrale vengono teoricamente eliminate quando i due moduli hanno stesso accoppiamento. La connessione alla presa centrale è comunque necessaria praticamente, per fornire stabilizzazione e sbocco di corrente in caso di differente ritardo di propagazione tra i vari segnali.

A causa del minore utilizzo capacitivo risulta più facile operare fuori risonanza, permettendo un eventuale controllo in frequenza più lineare.

L'asimmetria che si evidenziava nella topologia DAB a semiponti impilati come una deriva della tensione sul nodo centrale, è sparita anche in simulazione quando i due moduli sono identici. Quando la topologia ISOP è controllata con duty cycle costante

non è necessaria l'introduzione di un controllore per ricreare la stabilizzazione in tensione del nodo centrale.

Passando alla topologia ISOP sono sparite la capacità di disaccoppiamento e le relative oscillazioni di assestamento della tensione. Le oscillazioni della ripartizione della tensione tra i due ponti al primario, idealmente possibili con moduli identici controllati a duty cycle costante, non sono risultate visibili in simulazione in quanto alla partenza, come a regime, la tensione risulta sempre equamente ripartita.

Passando alla struttura ISOP dalla struttura a semiponti impilati aumenta il numero di MOSFET e MOSFET driver impiegati, e questo può essere l'unico svantaggio se si sta lavorando con poca potenza quando non esistono componenti commerciali di caratteristiche e costo inferiori, e ci si ritrova quindi a produrre un convertitore più costoso e meno ottimizzato con maggiori perdite di commutazione e minori perdite di conduzione.

In entrambe le topologie è richiesto un ulteriore controllore per assicurare la ripartizione della tensione d'ingresso. In particolare, come in Figura 4-12 e Figura 4-14, nella struttura ISOP questa ripartizione non risulta garantita a causa delle tolleranze di progettazione e delle termovarianze che possono agire sul coefficiente di accoppiamento del trasformatore.

La topologia a semiponti impilati risulta molto più delicata rispetto alla topologia ISOP all'inserzione dell'alimentazione, infatti a convertitore spento è teoricamente in grado di reggere solo la metà della tensione che regge la ISOP se effettivamente le capacità parassite di modo comune tra gli avvolgimenti dei due trasformatori della ISOP risultano trascurabili. Questo perché nella topologia a semiponti impilati, all'inserzione dell'alimentazione da convertitore spento, la capacità di disaccoppiamento è inizialmente scarica, ed assieme al primario, cortocircuita due MOSFET all'accensione, obbligando gli altri due a reggere tutta la tensione.

Confrontando le due strutture si evincono forti benefici per la struttura ISOP.

#### 4.6.1 Simulazioni DAB ISOP




Figura 4-11 Schema di simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli




Figura 4-12 Risultati della simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli. Tensione al ponte primario, corrente dai condensatori del nodo centrale, discostamento della tensione sul nodo centrale, corrente al primario, differenza delle correnti di primario, potenza dissipata, tensione al ponte secondario.

Topologia DAB ISOP.  
 è stato posto  $T_g = T_{gp} = T_{gs}$  dove  $T_{gp}$  e  $T_{gs}$  sono il tempo di sfasamento rispettivamente tra le gambe di ponte primario e secondario.  
 Il tempo  $T$  rappresenta lo sfasamento tra il ponte H primario e il ponte H secondario.




Figura 4-13 Schema di simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli. Valutazione a regime.




Figura 4-14 Risultato della simulazione della topologia DAB ISOP con diverso accoppiamento tra i due moduli. Tensione al ponte primario, corrente dai condensatori del nodo centrale, tensione sul nodo centrale, corrente al primario, differenza delle correnti di primario, potenza dissipata, tensione al ponte secondario.

## 5 Commutazioni

La potenza persa per commutazioni è un contributo di perdita che è diventato sempre più rilevante con l'aumento della frequenza di commutazione nei moderni convertitori.

Siccome il semiponte è l'elemento base costitutivo della maggior parte dei convertitori di potenza, l'analisi accurata dei suoi meccanismi di commutazione è stata qui effettuata, con forte carico induttivo.

Si è scelto di approfondire i meccanismi di commutazione che si verificano in condizione di forte carico induttivo del semiponte o pilotaggio insufficiente dei MOSFET perché tali meccanismi di funzionamento non sono sempre totalmente evitabili nello sviluppo di un convertitore e portano a perdite di commutazione che non sono trascurabili.

Tali meccanismi di funzionamento possono avvenire in tutte le topologie, quando il meccanismo soft switching si perde, a causa della forte corrente di carico rispetto al pilotaggio insufficiente dei MOSFET.

Il verificarsi della condizione di forte carico porta al verificarsi di commutazioni hard switching di spegnimento non adeguatamente evidenziate in letteratura. Questo meccanismo di funzionamento, che è tipico dei MOSFET a bassa tensione ed alta corrente, è stato evidenziato in questo capitolo.

Il ciclo di commutazione di un semiponte è stato qui definito come il meccanismo che gli consente di modificare la sua tensione di uscita.

Un ciclo di commutazione di un semiponte prevede il susseguirsi di una commutazione di spegnimento e di una commutazione di accensione.

I cicli di commutazione del semiponte, per evitare la cross-conduzione, che può verificarsi con alcuni dispositivi in particolari condizioni, possono prevedere un tempo morto tra lo spegnimento di un MOSFET e l'accensione del successivo. In tale tempo morto entrambi i MOSFET driver pilotano a tensione relativa nulla.

Con questo tempo morto, a seconda del verso della corrente di uscita e dell'ordine di commutazione dei MOSFET possono verificarsi almeno quattro tipi di commutazioni per ogni MOSFET. Verranno analizzati nel dettaglio due cicli di commutazione del semiponte utilizzato in configurazione buck CCM e due cicli di commutazione del semiponte utilizzato in configurazione boost CCM, in modo da analizzare questi tipi di commutazioni in condizione di forte carico.

## 5.1 Metodo

Con LTspice XVII sono state eseguite le simulazioni di un semiponte con diversi componenti già presenti in libreria per osservare le caratteristiche salienti comuni ai vari dispositivi.

Le simulazioni ripetute con vari componenti hanno mostrato comportamenti molto differenti nelle commutazioni dei vari dispositivi, e ciò ha evidenziato che l'approccio analitico alla stima della potenza dissipata per commutazione non è proponibile, e l'analisi dei convertitori va quindi eseguita a simulatore.

Si è comunque scelto di ricercare un modello semplificato da intendersi utile solo come spiegazione dei meccanismi di commutazione con forte carico.

Ciò perché la simulazione dei MOSFET già presenti nella libreria del simulatore non permette di visualizzare le variabili interne al modello, come le tensioni e le correnti nelle capacità parassite e la corrente nel diodo parassita. L'andamento di queste variabili è invece fondamentale per la descrizione dei meccanismi di commutazione. Senza tali variabili non risulta possibile utilizzare i risultati di tali simulazioni come guida per una descrizione accurata dei meccanismi di commutazione.


Nello sviluppo di tale modello le induttanze parassite sono state trascurate, le capacità parassite del MOSFET sono state considerate lineari e invarianti e il MOSFET è stato considerato sempre in saturazione.

Tali approssimazioni consentono una trattazione più semplice da un punto di vista matematico.

La descrizione dei meccanismi di commutazione con forte carico è stata sviluppata come ulteriore approssimazione a partire dai risultati di simulazione di tale modello.

In particolare, la capacità dei diodi parassiti nei MOSFET è stata trascurata, e quindi i meccanismi di recupero in inversa dei diodi non sono stati evidenziati.

Anche una grezza animazione effettuata con Java circuit simulator utilizzando un altro modello ha evidenziato gli stessi meccanismi di commutazione. L'equivalenza dei meccanismi di commutazione osservati con i due modelli ha mostrato che le approssimazioni effettuate sono accettabili. Il modello utilizzato in tale animazione, per rendere visualizzabili tutte le variabili di interesse circonda il MOSFET con capacità immense rispetto alle sue capacità parassite. Così facendo si possono misurare le correnti e le tensioni sulle capacità che sono state aggiunte, trascurando le correnti delle capacità parassite originarie. Con tale modello la simulazione è significativa e può considerare il MOSFET anche in zona ohmica, ma risulta scalata nell'asse dei tempi. Il link della simulazione è:



**Figura 5-1 Animazione del ciclo buck di un semiponte con forte carico.**

La descrizione delle commutazioni è stata basata sui risultati della simulazione eseguita con LTspice XVII.

Per descrivere i cicli di funzionamento delle commutazioni si è scelto di utilizzare un tempo morto tale da disaccoppiare le commutazioni dei MOSFET, ovvero l'accensione del secondo MOSFET di ogni ciclo è stata ritardata oltre il punto di massima efficienza, per permettere il completamento della commutazione del primo MOSFET.

La tensione di alimentazione del semiponte è stata limitata ad 8V per rendere più visibili le conduzioni dei diodi parassiti. Anche le capacità parassite dei MOSFET sono state scelte per dare migliore visibilità ai meccanismi di commutazione.

## 5.2 Simulazione




Figura 5-2 schema di simulazione del modello semplificato del semiponte




Figura 5-3 Risultato della simulazione del modello semplificato del semiponte con definiti gli istanti di tempo. Corrente nella capacità drain source sotto. Corrente nella capacità gate source sopra. Corrente nella capacità gate drain sopra. Corrente nella capacità gate drain sotto. Corrente nel canale del MOSFET sopra. Corrente nel canale del MOSFET sotto. Potenza dissipata nel diodo di body sotto. Potenza dissipata nel diodo di body sopra. Potenza dissipata nel canale sotto. Potenza dissipata nel canale sopra. Tensione di uscita. Tensione di gate source sopra. Tensione di gate source sotto. Corrente di gate sopra. Corrente di gate sotto.

### 5.3 Ciclo soft switching di commutazione del semiponte di tipo buck

Tale ciclo di commutazione inizia con una commutazione hard switching di spegnimento e termina con una commutazione soft switching di accensione.

In tale ciclo di commutazione la corrente scorre dall'uscita del semiponte verso il carico, come in una configurazione di un convertitore buck con modo di conduzione continuo.

#### 5.3.1 Commutazioni hard switching di spegnimento di tipo buck

Sarà qui analizzata la commutazione che si verifica allo spegnimento del MOSFET al livello alto.

La commutazione hard switching di spegnimento qui descritta si verifica quando la velocità di risposta data dalla corrente di gate sulla capacità gate drain è inferiore a quella della corrente di carico sulla capacità di uscita.




Figura 5-4

T1->T2 Il MOSFET a livello alto sta conducendo tutta la corrente del carico. Il MOSFET a livello basso sta reggendo tutta la tensione del semiponte pari a  $V_{dd} - R_{on} \cdot i_{Load}$ . A T1 il MOSFET driver ha cambiato livello logico. Il gate del MOSFET a livello alto si sta scaricando esponenzialmente. La tensione e la corrente del gate si riducono esponenzialmente finché la corrente che può circolare nel MOSFET a livello alto risulta uguale alla corrente del carico del semiponte. La tensione di uscita del semiponte resta  $V_{dd} - R_{on} \cdot i_{Load}$ .

La potenza dissipata dal MOSFET a livello alto è data dalla potenza di conduzione.




Figura 5-5

parassita drain-gate. La corrente e la tensione di gate del MOSFET a livello alto diventano praticamente costanti. La variazione della tensione di uscita sottrae una carica dal gate del MOSFET a livello basso, la cui tensione diventa negativa. Questa iniezione di carica inverte anche il verso della corrente nel MOSFET driver a livello basso.

T2->T3 La potenza dissipata e la tensione ai capi del MOSFET a livello alto iniziano ad aumentare fino a raggiungere il picco. Il MOSFET a livello alto entra in saturazione. La corrente nel canale del MOSFET a livello alto si porta a condurre una corrente costante data dalla corrente del carico meno la corrente di gate meno la corrente delle capacità di uscita. La tensione di uscita del semiponte varia linearmente partendo da  $V_{dd} - R_{on} \cdot i_{Load}$  e arriva a  $-V_d$ . Varia quanto la corrente di gate sulla capacità




Figura 5-6

alto continuano a ridursi esponenzialmente fino alla tensione di soglia.

T3->T4 Il MOSFET a livello alto ora regge tutta la tensione del semiponte pari a  $V_{dd} + V_d$ . La potenza dissipata nel MOSFET a livello alto si riduce partendo dal picco fino ad annullarsi. La corrente che scorre nel canale del MOSFET a livello alto continua a ridursi fino ad annullarsi e si sposta nel diodo dell'altro MOSFET che ha iniziato a condurre all'inizio di questa fase. La potenza dissipata nel diodo parassita del MOSFET a livello basso cresce da zero fino a  $V_d \cdot i_{Load}$ . La corrente e la tensione di gate del MOSFET a livello




Figura 5-7

T4->T5 La tensione e la corrente di gate del MOSFET a livello alto continuano a ridursi oltre la tensione di soglia. Il MOSFET a livello alto tiene tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . Il diodo del MOSFET al livello basso porta la corrente di carico e la potenza dissipata nel diodo è  $V_d \cdot i_{Load}$ . Per aumentare l'efficienza si riducono i tempi morti e questa fase risulta eliminata.

### 5.3.2 Commutazioni soft switching di accensione di tipo buck

Le commutazioni soft switching di accensione nel ciclo di commutazione di un semiponte si verificano successivamente alle commutazioni hard switching di spegnimento quando il verso della corrente di carico rimane invariato.

Sarà qui analizzata la commutazione che si verifica all'accensione del MOSFET a livello basso, successiva allo spegnimento hard switching del MOSFET a livello alto.




Figura 5-8

T5->T6 Il MOSFET a livello basso sta conducendo la corrente del carico tramite il diodo parassita e il MOSFET a livello alto regge tutta la tensione di uscita del semiponte che è  $V_{dd}+V_d$ . In  $t_5$  il MOSFET driver ha iniziato a caricare il gate del MOSFET a livello basso, che si sta caricando esponenzialmente fino a soglia. La tensione di gate del MOSFET a livello basso aumenta esponenzialmente, la sua corrente di gate si riduce esponenzialmente. La tensione e la corrente del gate del MOSFET a livello

alto continuano a ridursi esponenzialmente.




Figura 5-9

T6->T7 La tensione di gate del MOSFET a livello basso continua a salire esponenzialmente oltre la soglia. Il MOSFET a livello basso inizia a condurre sempre più corrente fino a condurre tutta la corrente che scorreva nel suo diodo parassita. La potenza dissipata nel diodo parassita del MOSFET a livello basso si riduce fino ad annullarsi. La potenza dissipata nel MOSFET a livello basso sale fino a raggiungere il picco.




Figura 5-10

T7->T8 La tensione di uscita sale da  $-V_d$  a  $-R_{on} \cdot i_{Load}$ . Il condensatore parassita del MOSFET a livello basso si scarica sullo stesso e la corrente che lo attraversa cresce fino al picco. La potenza dissipata dal MOSFET a livello basso si riduce fino alla potenza dissipata per conduzione. La corrente nel canale del MOSFET a livello basso continua a crescere. In questa fase è presente una retroazione positiva nel MOSFET a livello basso che permette di caricare la capacità gate-source più rapidamente.




Figura 5-11

T8->T9 La tensione di gate del MOSFET a livello basso continua a crescere esponenzialmente e la corrente di gate si riduce esponenzialmente. La tensione e la corrente di gate del MOSFET a livello alto continuano a decrescere esponenzialmente. La corrente che scorre nel canale del MOSFET al livello basso è ora data dalla corrente di carico. La caduta di tensione sul MOSFET a livello alto resta  $V_{dd} + R_{on} \cdot i_{Load}$ . La dissipazione di potenza del MOSFET a livello basso è data dalla potenza di conduzione.

#### 5.4 Ciclo hard switching di commutazione del semiponte di tipo buck.

Tale ciclo di commutazione inizia con una commutazione soft switching di spegnimento e termina con una commutazione hard switching di accensione.

Tale ciclo di commutazione è un ciclo che complessivamente dissipa molta più potenza rispetto al ciclo di commutazione di tipo soft switching. Per questo motivo è preferibile dimensionare il convertitore evitando questi cicli di commutazione.

In tale ciclo di commutazione la corrente scorre dall'uscita del semiponte verso il carico, come in una configurazione di un convertitore buck con modo di conduzione continuo.

##### 5.4.1 Commutazioni soft switching di spegnimento di tipo buck

Sarà qui analizzata la commutazione che si verifica allo spegnimento del MOSFET al livello alto.




Figura 5-12

regge tutta la tensione del semiponte pari a  $V_{dd} + R_{on} \cdot i_{Load}$ .

T9->T10 La tensione e la corrente di gate del MOSFET in conduzione a livello basso si riducono esponenzialmente. La tensione di gate-source e la corrente di gate del MOSFET a livello alto sono quasi nulle, ma continuano a ridursi esponenzialmente dal precedente ciclo. La corrente nel canale del MOSFET a livello basso resta costante e data dalla corrente di carico. La potenza dissipata dal MOSFET a livello basso è data dalla potenza di conduzione. Il MOSFET a livello alto




Figura 5-13

T10->T11 La tensione di uscita scende da  $-R_{on} \cdot i_{Load}$  a  $-V_d$ . Il condensatore parassita del MOSFET a livello basso si carica a rovescio. La potenza dissipata dal MOSFET a livello basso aumenta dalla potenza dissipata per conduzione fino al picco di potenza massima. La corrente nel canale del MOSFET a livello basso si riduce. In questa fase è presente una retroazione positiva nel MOSFET a livello basso che permette di scaricare la capacità gate-source più rapidamente.




Figura 5-14

T11->T12 La tensione di uscita del semiponte è costante e data da  $-V_d$ . Il MOSFET a livello basso smette di condurre sempre più corrente nel canale spostando tutta la corrente nel suo diodo parassita. La potenza dissipata nel diodo parassita del MOSFET a livello basso aumenta partendo da zero. la potenza dissipata nel canale del MOSFET a livello basso si riduce partendo dal picco fino a che la tensione di gate arriva a soglia.




Figura 5-15

T12->T13 Il MOSFET a livello basso sta conducendo tutta la corrente di carico tramite il diodo parassita e la potenza dissipata nel diodo è  $V_d \cdot i_{Load}$ . Il MOSFET a livello alto regge tutta la tensione di uscita del semiponte che è  $V_{dd} + V_d$ . Il gate del MOSFET a livello basso continua a scaricarsi esponenzialmente a partire dalla tensione di soglia. La tensione di gate del MOSFET a livello basso continua a ridursi esponenzialmente oltre la soglia, la corrente di gate si riduce esponenzialmente. Per aumentare

l'efficienza si riducono i tempi morti e questa fase risulta eliminata.

#### 5.4.2 Commutazioni hard switching di accensione di tipo buck

Sarà qui analizzata la commutazione che si verifica all'accensione del MOSFET al livello alto, successiva allo spegnimento soft switching del MOSFET a livello basso.




Figura 5-16

T13->T14 Il MOSFET driver ha iniziato a caricare il gate del MOSFET a livello alto. La tensione di gate del MOSFET a livello alto sale esponenzialmente fino a soglia, e la corrente di gate si riduce esponenzialmente. Il MOSFET a livello alto regge tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . Il MOSFET a livello basso conduce tutta la corrente del carico nel diodo parassita.




Figura 5-17

T14->T15 La tensione e la corrente di gate del MOSFET a livello alto continuano a salire oltre la tensione di soglia. La tensione di uscita del semiponte è  $-V_d$ . Il MOSFET a livello alto tiene tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . La corrente nel diodo del MOSFET a livello basso inizia a ridursi fino a zero. La corrente nel MOSFET a livello alto aumenta fino al massimo dato dalla corrente di carico più la corrente delle capacità di uscita più quella di gate più l'eventuale recupero.

La potenza dissipata nel MOSFET a livello alto aumenta fino al picco. La tensione e la corrente di gate del MOSFET a livello basso continuano a ridursi esponenzialmente.




Figura 5-18

T15->T16 Le tensioni e le correnti di gate del MOSFET a livello alto restano praticamente costanti. Il MOSFET lavora in saturazione. La corrente che scorre nel canale resta costante e pari al massimo precedentemente discusso. La tensione di uscita aumenta linearmente partendo da  $-V_d$  fino a  $-R_{on} \cdot i_{Load}$ . Varia quanto la corrente di gate sulla capacità parassita gate-drain. La potenza dissipata nel MOSFET a livello alto si riduce partendo dal picco fino ad annullarsi. La variazione della tensione di uscita inietta una carica nel gate del MOSFET a livello basso, che sale di tensione, ma resta sotto soglia.




Figura 5-19

T16->T17 Il MOSFET a livello alto sta conducendo tutta la corrente del carico. Il MOSFET a livello basso sta reggendo la tensione del semiponte pari a  $V_{dd} - R_{on} \cdot i_{Load}$ . Il gate del MOSFET a livello basso continua a scaricarsi esponenzialmente. La tensione di gate del MOSFET a livello alto continua a salire esponenzialmente. La tensione di uscita del semiponte resta  $V_{dd} - R_{on} \cdot i_{Load}$ . La potenza dissipata dal MOSFET a livello alto è data dalla potenza di conduzione.

### 5.5 Ciclo hard switching di commutazione del semiponte di tipo boost.

Tale ciclo di commutazione inizia con una commutazione soft switching di spegnimento e termina con una commutazione hard switching di accensione.

Tale ciclo di commutazione è un ciclo che complessivamente dissipa molta più potenza rispetto al ciclo di commutazione di tipo soft switching. Per questo motivo è preferibile dimensionare il convertitore evitando questi cicli di commutazione.

In tale ciclo di commutazione la corrente scorre dal carico verso l'uscita del semiponte, come in una configurazione di un convertitore boost con modo di conduzione continuo.

Il verso della corrente nel carico è stato cambiato in t17.

### 5.5.1 Commutazioni soft switching di spegnimento di tipo boost

Sarà qui analizzata la commutazione che si verifica allo spegnimento del MOSFET al livello basso.




Figura 5-20

T18->T19 La tensione e la corrente di gate del MOSFET in conduzione a livello alto si riducono esponenzialmente. La tensione e la corrente di gate del MOSFET a livello basso sono quasi nulle, ma continuano a ridursi esponenzialmente dal precedente ciclo. La corrente nel MOSFET a livello alto resta costante e data dalla corrente di carico. La potenza dissipata dal MOSFET a livello alto è data dalla potenza di conduzione. Il MOSFET a livello basso regge tutta la tensione del semiponte pari a  $V_{dd} + R_{on} \cdot i_{Load}$ . La tensione di uscita del semiponte resta  $V_{dd} + R_{on} \cdot i_{Load}$ .

La tensione di uscita del semiponte resta  $V_{dd} + R_{on} \cdot i_{Load}$ .




Figura 5-21

T19->T20 La tensione di uscita sale da  $V_{dd} + R_{on} \cdot i_{Load}$  a  $V_{dd} + V_d$ . Il condensatore parassita del MOSFET a livello alto si carica. La potenza dissipata dal MOSFET a livello alto aumenta dalla potenza dissipata per conduzione fino al picco di potenza massima. La corrente nel canale del MOSFET a livello alto si riduce. In questa fase è presente una retroazione positiva nel MOSFET a livello alto che permette di scaricare la capacità gate-source più rapidamente.




Figura 5-22

T20->T21 La tensione di uscita del semiponte è costante e data da  $V_{dd}+V_d$ . La corrente nel canale del MOSFET a livello alto continua a ridursi spostando tutta la corrente nel suo diodo parassita. La potenza dissipata nel diodo parassita del MOSFET a livello alto aumenta partendo da zero. la potenza dissipata nel canale del MOSFET a livello alto si riduce partendo dal picco fino a che la tensione di gate arriva a soglia.




Figura 5-23

T21->T22 Il MOSFET a livello alto sta conducendo la corrente di carico tramite il diodo parassita e la potenza dissipata è  $V_d \cdot i_{Load}$ . Il MOSFET a livello basso regge tutta la tensione di uscita del semiponte che è  $V_{dd}+V_d$ . Il gate del MOSFET a livello alto continua a scaricarsi esponenzialmente a partire da soglia. La tensione di gate del MOSFET a livello alto si riduce esponenzialmente, la corrente di gate si riduce esponenzialmente. Per aumentare l'efficienza si riducono i tempi morti e questa fase risulta

eliminata.

### 5.5.2 Commutazioni hard switching di accensione di tipo boost

Sarà qui analizzata la commutazione che si verifica all'accensione del MOSFET al livello basso, successiva allo spegnimento soft switching del MOSFET a livello alto.




Figura 5-24

T22->T23 Il MOSFET driver ha iniziato a caricare il gate del MOSFET a livello basso. La tensione di gate del MOSFET a livello basso sale esponenzialmente fino a soglia, e la corrente di gate si riduce esponenzialmente. Il MOSFET a livello basso regge tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . Il MOSFET a livello alto conduce tutta la corrente del carico nel diodo parassita.




Figura 5-25

T23->T24 La tensione e la corrente di gate del MOSFET a livello basso continuano a salire oltre la tensione di soglia. Il MOSFET a livello basso tiene tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . La corrente nel diodo del MOSFET a livello alto inizia a ridursi fino a zero. La corrente nel MOSFET a livello basso aumenta fino al massimo dato dalla corrente di carico più la corrente delle capacità di uscita più quella di gate più l'eventuale recupero. La potenza dissipata nel MOSFET a livello basso aumenta fino al picco. La

tensione e la corrente di gate del MOSFET a livello alto continuano a ridursi esponenzialmente.




Figura 5-26

La variazione della tensione di uscita inietta una carica nel gate del MOSFET a livello alto, che sale di tensione, ma resta sotto soglia.

T24->T25 Le tensioni e le correnti di gate del MOSFET a livello basso restano praticamente costanti. Esso lavora in saturazione. La corrente che scorre nel canale del MOSFET a livello basso resta costante e pari al massimo precedentemente discusso. La tensione di uscita si riduce linearmente partendo da  $V_{dd}+V_d$  fino a  $R_{on} \cdot i_{Load}$ . Varia quanto la corrente di gate sulla capacità parassita gate-drain a livello basso. La potenza dissipata nel MOSFET a livello basso si riduce partendo dal picco fino ad annullarsi.




Figura 5-27

T25->T26 Il MOSFET a livello basso sta conducendo tutta la corrente del carico. La potenza dissipata dal MOSFET a livello basso è data dalla potenza di conduzione. Il MOSFET livello alto sta reggendo la tensione del semiponte pari a  $V_{dd}-R_{on} \cdot i_{Load}$ . Il gate del MOSFET a livello alto continua a scaricarsi esponenzialmente. La tensione di gate del MOSFET a livello basso continua a salire esponenzialmente. La tensione di uscita del semiponte resta  $R_{on} \cdot i_{Load}$ .

## 5.6 Ciclo soft switching di commutazione del semiponte di tipo boost.

Tale ciclo di commutazione inizia con una commutazione hard switching di spegnimento e termina con una commutazione soft switching di accensione.

In tale ciclo di commutazione la corrente scorre dal carico verso l'uscita del semiponte, come in una configurazione di un convertitore boost con modo di conduzione continuo.

### 5.6.1 Commutazioni hard switching di spegnimento di tipo boost

Sarà qui analizzata la commutazione che si verifica allo spegnimento del MOSFET al livello basso.

La commutazione hard switching di spegnimento qui descritta si verifica quando la velocità di risposta data dalla corrente di gate sulla capacità gate drain è inferiore a quella della corrente di carico sulla capacità di uscita.




Figura 5-28

che può circolare nel MOSFET a livello basso risulta uguale alla corrente del carico del semiponte. La tensione di uscita del semiponte resta  $R_{on} \cdot i_{Load}$ .

T26->T27 Il MOSFET a livello basso sta conducendo tutta la corrente del carico. La dissipazione di potenza del MOSFET a livello basso è data dalla potenza di conduzione. Il MOSFET a livello alto sta reggendo tutta la tensione del semiponte pari a  $V_{dd} - R_{on} \cdot i_{Load}$ . A T26 il MOSFET driver a livello basso ha cambiato livello logico di pilotaggio. Il gate del MOSFET a livello basso si sta scaricando esponenzialmente. La tensione e la corrente del gate si riducono esponenzialmente finché la corrente




Figura 5-29

La corrente e la tensione di gate del MOSFET a livello basso diventano praticamente costanti. La variazione della tensione di uscita sottrae carica dal gate del MOSFET di livello alto. La tensione del gate del MOSFET a livello alto va al di sotto della tensione della massa del MOSFET driver.

T27->T28 La potenza dissipata e la tensione ai capi del MOSFET a livello basso iniziano ad aumentare fino a raggiungere il picco. Il MOSFET a livello basso entra in saturazione. Il canale del MOSFET a livello basso si porta a condurre una corrente costante data dalla corrente del carico meno la corrente di gate meno la corrente delle capacità di uscita. La tensione di uscita del semiponte varia linearmente partendo da  $R_{on} \cdot i_{Load}$  e arriva a  $V_{dd} + V_d$ . Varia quanto la corrente di gate sulla capacità parassita drain-gate. La




Figura 5-30

del MOSFET a livello alto è carica negativamente e si sta scaricando.

T28->T29 Il MOSFET a livello basso ora regge tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . La potenza dissipata nel MOSFET a livello basso si riduce partendo dal picco fino ad annullarsi. La corrente che scorre nel canale del MOSFET a livello basso continua a ridursi fino ad annullarsi e si sposta nel diodo dell'altro MOSFET che ha iniziato a condurre all'inizio di questa fase. La corrente e la tensione di gate del MOSFET a livello basso continuano a ridursi esponenzialmente fino alla tensione di soglia. La capacità di gate




Figura 5-31

T29->T30 La tensione e la corrente di gate del MOSFET a livello basso continuano a ridursi al di sotto della tensione di soglia. Il MOSFET a livello basso tiene tutta la tensione del semiponte pari a  $V_{dd}+V_d$ . Il diodo del MOSFET al livello alto porta tutta la corrente di carico. La capacità di gate del MOSFET a livello alto è carica negativamente e si sta scaricando. Per aumentare l'efficienza si riducono i tempi morti e questa fase risulta eliminata.

### 5.6.2 Commutazioni soft switching di accensione di tipo boost

Sarà qui analizzata la commutazione che si verifica all'accensione del MOSFET al livello alto, successiva allo spegnimento hard switching del MOSFET a livello basso.




Figura 5-32

ridursi esponenzialmente.

T30->T31 Il MOSFET a livello alto sta conducendo la corrente del carico tramite il diodo parassita e il MOSFET a livello basso regge tutta la tensione di uscita del semiponte che è  $V_{dd}+V_d$ . Il MOSFET driver ha iniziato a caricare il gate del MOSFET a livello alto, che si sta caricando esponenzialmente fino a soglia. La tensione di gate del MOSFET a livello alto aumenta esponenzialmente, la sua corrente di gate si riduce esponenzialmente. La tensione e la corrente del gate del MOSFET a livello basso continuano a




Figura 5-33

T31->T32 La tensione di gate del MOSFET a livello alto continua a salire esponenzialmente oltre la soglia. Il MOSFET a livello alto inizia a condurre sempre più corrente fino a condurre tutta la corrente che scorreva nel suo diodo parassita. La potenza dissipata nel diodo parassita del MOSFET a livello alto si riduce fino ad annullarsi. la potenza dissipata nel MOSFET a livello alto sale fino a raggiungere il picco.




Figura 5-34

positiva nel MOSFET a livello alto che permette di caricare la capacità gate-source più rapidamente.

T32->T33 La tensione di uscita scende da  $V_{dd}+V_d$  a  $V_{dd}+R_{on}*i_{Load}$ . Il condensatore parassita del MOSFET a livello alto si scarica sullo stesso e la corrente che lo attraversa cresce fino al picco. La potenza dissipata dal MOSFET a livello alto si riduce fino alla potenza dissipata per conduzione. Il MOSFET a livello basso regge tutta la tensione del semiponte. La corrente nel canale del MOSFET a livello alto continua a crescere fino alla corrente di carico più la corrente delle capacità di uscita. In questa fase è presente una retroazione




Figura 5-35

T33->T34 La tensione di gate del MOSFET a livello alto continua a crescere esponenzialmente e la corrente di gate si riduce esponenzialmente. La potenza dissipata dal MOSFET a livello alto è la potenza di conduzione. La tensione di uscita del semiponte è data da  $V_{DD}+R_{on}*i_{Load}$ .

## 5.7 Ottimizzazione dei tempi morti nel modello

Per aumentare l'efficienza, in presenza dei meccanismi di commutazione descritti per condizioni di forte carico, bisogna ridurre ulteriormente i tempi morti in modo da minimizzare l'energia dissipata in ogni commutazione del semiponte.

Riducendoli eccessivamente si verifica la cross-conduzione del semiponte se la corrente scorre dall'alimentazione positiva a quella negativa attraverso i canali dei due MOSFET.

La cross-conduzione del semiponte, che può verificarsi per tempi morti troppo bassi, risulterebbe molto più svantaggiosa. In caso di alimentazione ad alta tensione, perché dissiperebbe molta più potenza.

Volendo evitare tale cross-conduzione per ogni condizione di carico, si potrebbero ridurre i tempi morti finché le tensioni di gate source dei due MOSFET attraversano la tensione di soglia contemporaneamente.

Così facendo non si verificherebbe mai un istante di tempo in cui entrambi i MOSFET siano entrambi sopra soglia ovvero in conduzione.

Nella simulazione effettuata con forte carico in Figura 5-3, ciò corrisponderebbe a far combaciare la fine della discesa del picco di potenza dissipata nel canale del MOSFET in spegnimento con l'inizio della salita del picco di potenza dissipata nel canale del MOSFET in accensione, e corrisponderebbe anche ad eliminare le fasi in cui la potenza dissipata dai diodi è massima e costante.

Tuttavia, così facendo, resterebbe comunque un periodo di tempo in cui un diodo parassita conduce la corrente di carico. La presenza della corrente di carico riduce quindi la cross-conduzione del semiponte permettendo di ridurre ulteriormente i tempi morti in queste condizioni di forte carico.

I cicli hard switching di commutazione del semiponte con forte carico possono risultare ottimizzati con tempi morti negativi, sia per l'energia totale dissipata, sia per il picco massimo di potenza dissipata.




Figura 5-36 Risultato dell'ottimizzazione del modello semplificato del semiponte per i cicli hard switching. Corrente nella capacità drain source sotto. Corrente nella capacità gate source sopra. Corrente nella capacità gate drain sopra. Corrente nella capacità gate drain sotto. Corrente nel canale del MOSFET sopra. Corrente nel canale del MOSFET sotto. Potenza dissipata nel diodo di body sotto. Potenza dissipata nel diodo di body sopra. Potenza dissipata nel canale sotto. Potenza dissipata nel canale sopra. Tensione di uscita. Tensione di gate source sopra. Tensione di gate source sotto. Corrente di gate sopra. Corrente di gate sotto.

In Figura 5-36 Tale ottimizzazione è avvenuta quando il parametro dead è risultato pari a -0,1 corrispondente ad un anticipo di 16ns rispetto alla condizione di tempi morti nulli.

Con tale valore di tempi morti, nel ciclo di commutazione hard switching del semiponte, il MOSFET in spegnimento non ha mostrato dissipazione di potenza per commutazione, ed i diodi non sono entrati in conduzione. Anche la commutazione di spegnimento è risultata quindi ottimizzata.

Questo valore di tempi morti oltre ad ottimizzare l'energia dissipata dal ciclo di commutazione hard switching del semiponte, ha ottimizzato anche l'energia dissipata dall'intero ciclo buck e dall'intero ciclo boost, perché il ciclo hard switching di commutazione del semiponte ha mostrato contributo di perdita dominante rispetto al ciclo soft switching di commutazione del semiponte.

L'utilizzo di questo valore negativo di tempi morti, nel modello utilizzato ha permesso di ridurre del 7% le perdite dell'intero ciclo buck o boost, rispetto alla condizione di tempi morti nulli.

Questa ottimizzazione è fattibile anche solo osservando la traccia della tensione di uscita del semiponte nel ciclo di commutazione hard switching del semiponte. Il valore corretto di tempi morti è il primo che permette di evitare tensioni di uscita negative, o superiori all'alimentazione positiva, e la conseguente accensione del corrispondente diodo parassita, che in questi cicli hard switching avviene prima della transizione della tensione di uscita.

L'ottimizzazione del solo ciclo soft switching di commutazione del semiponte si è invece verificata quando il parametro dead è risultato pari a -0.035 corrispondente ad un anticipo di 5,6ns rispetto alla condizione di tempi morti nulli, ed ha portato solo ad un minimo locale nell'energia dissipata dall'intero ciclo buck o boost.

Nei cicli di commutazione soft switching del semiponte, i diodi parassiti entrano in conduzione per entrambe le condizioni di ottimizzazione. Nell'ottimizzazione che considera solo i cicli di commutazione soft switching i diodi parassiti conducono per tempo maggiore rispetto all'ottimizzazione dei cicli di commutazione hard switching. Questo maggior tempo di conduzione dei diodi parassiti ha permesso di evitare la cross-conduzione iniziale che si è verificata con l'altra ottimizzazione in Figura 5-36, visibile sia nella traccia  $i(R2)$  sia nella traccia  $i(R1)$  come picco di corrente positiva dei canali dei MOSFET.

La presenza della conduzione di un diodo parassita si è mostrata un fattore da ricercare nella traccia della tensione di uscita solo nei cicli di commutazione soft switching del semiponte in presenza di forte carico, successivamente alla transizione della tensione di

uscita del semiponte, sebbene non assicuri la mancata cross-conduzione come in Figura 5-36.

In questi cicli la mancata presenza di questa conduzione si è mostrata indicativa di una mancata ottimizzazione che porta alla cross-conduzione del semiponte.

## 5.8 Discussione

L'analisi effettuata mostra forti picchi di potenza dissipata sia nelle commutazioni hard switching di spegnimento, sia nelle commutazioni hard switching di accensione.

Le commutazioni hard switching di spegnimento hanno mostrato picchi di potenza più ridotti rispetto alle commutazioni hard switching di accensione perché la corrente circolante nelle capacità parassite si è sottratta alla corrente di carico.

Le commutazioni hard switching di accensione hanno mostrato picchi di potenza più elevati rispetto alle commutazioni hard switching di spegnimento perché la corrente circolante nelle capacità parassite si è sommata alla corrente di carico.

In questa analisi non sono stati considerati gli effetti di recupero dei diodi parassiti contenuti nei MOSFET, tuttavia le caratteristiche di commutazione dei MOSFET sono state misurate in [62] dove si è notato che essi sono predisposti a guastarsi a causa di enormi dissipazioni di potenza allo spegnimento, correlate al precedente utilizzo del diodo parassita nelle commutazioni hard switching.

In particolare nelle commutazioni hard switching di accensione il MOSFET in accensione oltre a commutare la corrente di carico e la corrente impulsiva necessaria a caricare la capacità di uscita del semiponte, commuta anche la corrente impulsiva di recupero del diodo parassita precedentemente in conduzione diretta. Anche il diodo parassita deve a sua volta essere in grado di commutare efficientemente da conduzione diretta a conduzione inversa perché in tale commutazione la sua corrente di recupero, come quella delle capacità parassite, sono delle correnti di cross-conduzione nel semiponte.

Infatti anche quando i MOSFET vengono mantenuti spenti, nell'utilizzo come diodo di ricircolo, il recupero in inversa causa forti variazioni della tensione tra drain e source che possono indurre capacitivamente l'attivazione della valanga nel BJT parassita e causare la rottura del MOSFET [63].

Tale fenomeno è stato descritto anche per i nuovi MOSFET in carburo di silicio [64].

Nei cicli di commutazione sopra analizzati ci sono due tipi di commutazioni che provocano il recupero in inversa del diodo parassita.

Nelle commutazioni soft switching di accensione il recupero del diodo è morbido perché causato dalla conduzione del canale dello stesso MOSFET, e può avvenire lentamente.

Nelle commutazioni hard switching di accensione, il recupero del diodo viene forzato dalla conduzione di corrente nel canale dell'altro MOSFET. Ciò può modificare sostanzialmente i meccanismi di commutazione rispetto a quelli simulati in questo capitolo. La corrente di recupero del diodo parassita è una corrente di cross-conduzione che va quindi a sommarsi alla corrente di carico e alla corrente delle capacità del semiponte. Il forte  $dV/dt$  generato può indurre corrente nel BJT parassita [63,64] che si somma alla corrente di recupero, e la corrente totale può superare la corrente massima tollerabile dai dispositivi. Inoltre il BJT parassita attivato ha tensione di rottura inferiore a quella del canale e coefficiente di temperatura negativo che può favorire la formazione di punti caldi di rottura.

In [65] si mostra che la forte corrente causata dal recupero in inversa del diodo parassita attiva la valanga nel BJT parassita anche per bassi valori di  $dV/dt$  e  $di/dt$  a causa della non eliminabile resistenza tra i contatti di body e di source.

MOSFET in silicio a supergiunzione realizzati come prototipi si sono guastati nel circuito di test per il reverse recovery time quando testati con una tensione e una corrente pari alla metà della tensione di rottura e della corrente massima sopportabile in continua. Le simulazioni agli elementi finiti hanno mostrato correnti di recupero 3 volte superiori alla corrente diretta, e la rottura per il recupero dei diodi parassiti è stato imputato per ispezione sia alla sovracorrente sia ai picchi di sovratensione che si formano per il recupero brusco [66].

I test effettuati per la determinazione della zona operativa sicura dei moduli MOSFET in carburo di silicio hanno comunque evidenziato che essi sono in grado di reggere a forti sovracorrenti istantanee nel canale quando esse non generano eccessivo surriscaldamento nei dispositivi [67].

Le commutazioni hard switching di un MOSFET in carburo di silicio sono comunque state misurate [68] sul MOSFET a livello alto di una topologia buck mediante il double pulse test, imitato dal capitolo 6.3.11 dell'IEC 60747-9 che si riferisce agli IGBT, e le forme d'onda sperimentali sono risultate simili a quelle ottenute dalla simulazioni in questo capitolo. Ciò conferma la validità delle approssimazioni adottate in questo capitolo. Tuttavia le induttanze parassite se presenti nel percorso ad alta corrente generano non volute oscillazioni risonanti [69] con le capacità dei MOSFET in carburo di silicio, e queste oscillazioni aumentano la caduta di tensione sui dispositivi.

Per evitare il guasto dei dispositivi come evidenziato negli articoli citati bisogna far lavorare i componenti all'interno delle zone operative sicure ed in particolare bisogna assicurarsi che nelle commutazioni hard switching di accensione venga rispettata la reverse bias safe operating area del diodo parassita, la quale spesso non è riportata sui datasheet perché non prevista né dall'IEC 60747-8 né dall'AEC-Q101.

Bisogna anche accertarsi che la limitazione data dal massimo  $dV/dt$  sia stata considerata.

Sarebbe inoltre opportuno richiedere al produttore di effettuare anche con commutazioni hard switching di accensione il test di ciclaggio della temperatura in potenza, invece che come previsto nel AEC-Q101 che rimanda al JESD22 A-105, il quale prevede le sole perdite di conduzione.

A causa di questa forte discrepanza tra le condizioni di test e le condizioni operative, dovuta alle commutazioni hard switching di accensione, le attuali stime di affidabilità dei dispositivi automotive potrebbero essere poco significative e i componenti rivelarsi realmente più inaffidabili delle previsioni.

Gli studi di settore rivelano comunque che le principali cause di guasto nel periodo garantito sono dovute alle interferenze elettromagnetiche generate dalle spazzole dei motori, alle rotture meccaniche causate dalle vibrazioni ed ai fenomeni di corrosione [70].

È attualmente indispensabile scegliere dispositivi con eccellenti caratteristiche di recupero, evitare le commutazioni hard switching di accensione, e prestare molta attenzione alla realizzazione robusta del circuito stampato ed alla minimizzazione delle induttanze parassite.

## 6 Dimensionamento di un modulo DAB

Questa parte si concentra sul dimensionamento e sull'ottimizzazione di un modulo DAB che potrebbe essere successivamente scalato e utilizzato come blocco costitutivo di topologie più complesse come la topologia con ingressi in serie ed uscite in parallelo.

### 6.1 Introduzione

Particolare attenzione è stata dedicata all'ottimizzazione dell'efficienza dei MOSFET.

Gli studi del settore industriale e fotovoltaico hanno mostrato che i principali guasti hardware riguardano i condensatori elettrolitici, i circuiti stampati, i semiconduttori di potenza e di controllo, e questi guasti sono principalmente causati da stress termici, vibrazioni e umidità [71]. I semiconduttori sono quindi componenti critici in termini affidabilistici e ridurre la potenza dissipata è fondamentale per ridurre lo stress a cui sono sottoposti e quindi allungarne la vita utile.

In particolare sarà mostrato come è stato possibile ottimizzare le perdite in una ben precisa condizione operativa nominale rendendo trascurabili le perdite per commutazione grazie alla realizzazione di commutazioni soft switching.

Le prestazioni del modulo sono state valutate anche lontano dalla condizione di ottimizzazione; infatti volendolo utilizzare in un ampio range operativo, le perdite di commutazione diventano dominanti a causa di commutazioni hard switching.

Sono state trattate anche le varie possibilità per tentare di ridurre queste non volute commutazioni hard switching, e le stesse sono risultate essere non completamente eliminabili in tutto il range operativo.

È stato comunque possibile valutare un buon compromesso tra i vari contributi di perdita ottenendo un discreto dimensionamento ad ampio range, anche se a basse correnti di carico vengono mantenute commutazioni hard switching di accensione e ad alte correnti di carico vengono mantenute commutazioni hard switching di spegnimento.

### 6.2 Metodo

Il modulo convertitore è stato dimensionato numericamente per approssimazioni successive utilizzando il simulatore LTspice.

Per sviluppare queste simulazioni con l'ambiente di LTspice sono state utilizzate le direttive al compilatore che permettono di ripetere la simulazione variandola parametricamente per un massimo di tre parametri variabili indipendenti.

Sulla base di questi tre parametri variabili indipendenti sono stati definiti e utilizzati altri parametri di interesse per le simulazioni.

Il comportamento del convertitore è quindi stato di volta in volta mappato nello spazio tridimensionale delle tre variabili designate per l'ottimizzazione, ricorrendo anche a direttive di misura al compilatore con le quali è stato possibile indicare al simulatore di misurare l'efficienza del modulo convertitore in condizioni di regime.

L'ottimizzazione del convertitore rispetto alle variabili designate è stata quindi ottenuta iterativamente restringendo la griglia di simulazione verso le zone a più alta efficienza del modulo.

Questo metodo di ottimizzazione richiede molta conoscenza empirica per velocizzare il processo di ottimizzazione in quanto il convertitore offre numerose possibili variabili di ottimizzazione interagenti.

Per dare valore aggiunto e migliore comprensione ai risultati di simulazione, i contributi di perdita sono stati separati analiticamente.

Per ridurre il tempo di simulazione è stato utilizzato un controllore proporzionale integrale ad integrazione post-abilitata per raggiungere più velocemente la condizione a regime, e si è scelta la condizione iniziale mediante un primo studio analitico del circuito.

Sono state sviluppate quattro simulazioni parametriche per mostrare al lettore il metodo di ottimizzazione impiegato e chiarire i diversi obiettivi di ottimizzazione.

Per garantire la riproducibilità e leggibilità dei risultati sono stati riportati per intero gli schemi di simulazione ed è stata mantenuta la codifica cromatica standard del simulatore.

Per lo stesso motivo si è scelto di utilizzare i componenti già inclusi nella libreria del simulatore: al primario si è mantenuto il modello degli STW11NM80 ed al secondario si è mantenuto il modello degli IPT004N03L.

Questi componenti sebbene obsoleti e inadatti ad applicazioni automotive, mostrano prestazioni confrontabili con i più recenti componenti qualificati.

Per venire incontro ai requisiti sulla densità volumica di potenza del modulo convertitore si è cercato di massimizzarne la frequenza operativa che è stata impostata a 200kHz. In tali condizioni, i vari contributi di perdita hanno permesso di scegliere tra possibili diversi obiettivi di ottimizzazione.

Si è scelto in particolar modo di evidenziare come l'inserimento di condensatori per aumentare le capacità di uscita dei semiponti possa aggirare il vincolo della limitata velocità di risposta a forte carico dei dispositivi, e limitare le perdite per commutazione in una ben determinata condizione operativa nominale a spese del range operativo del convertitore.

Vista l'importanza delle perdite per commutazione si è scelto di mostrare come procedere per garantire un dimensionamento ad ampio range di efficienza.

Nella simulazione del modulo è stato sempre utilizzato un coefficiente di accoppiamento inferiore a quello stimato per garantire la realizzabilità del trasformatore. I componenti sono stati ottimizzati mediante simulazione per massimizzare l'efficienza a regime col carico nominale.

## 6.3 Simulazione




Figura 6-1 Schema di simulazione del modulo DAB ottimizzato a regime con carico nominale. Dipendenza dell'efficienza da sfasamento di semiponte e sfasamento di ponte.




Figura 6-2 Forme nella condizione di massima efficienza modulo DAB ottimizzato a regime con carico nominale con definizione degli istanti di tempo. Potenza nel ponte al primario, potenza dissipata nel ponte a secondario, corrente d'ingresso, corrente di gate, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, tensione al ponte secondario, tensione di uscita.

Para metri	Misure:								
Dg	Dp*	Pin*	Pout*	Pdiss	eff	il6rms*	il5rms*	Pcond	swpowratio
		[W]	[W]	[W]		[A]	[A]	[W]	
0,6	36,1%	1243,7	1200,1	43,6	96,5%	144	2,37	21	53%
0,7	27,1%	1237,1	1200,0	37,1	97,0%	127	2,10	16	57%
0,8	21,2%	1231,9	1200,0	31,9	97,4%	116	1,93	13	58%
0,94	14,8%	1210,2	1200,0	10,2	99,2%	107	1,78	11	-12%
1	16,1%	1211,8	1200,0	11,9	99,0%	107	1,78	11	4%
1,06	16,3%	1221,8	1200,0	21,8	98,2%	108	1,80	12	47%

Note:  
\* misurato da 0,0003s a 0,0005s  
Dg = sfasamento di semiponte  
Dp = sfasamento di ponte calcolato come  $AVG(v(c))$   
Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$   
Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$   
Pdiss = potenza dissipata calcolata come pin-pout  
eff = efficienza calcolata come pout/pin  
il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(I6))$   
il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(I5))$   
Pcond = potenza dissipata per conduzione calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$   
swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 6-1 Risultati della simulazione del modulo DAB ottimizzato a regime con carico nominale.

## 6.4 Descrizione

La simulazione è stata eseguita come in Figura 6-1, nella quale è stato riportato lo schema di simulazione. In questa simulazione il modulo DAB è stato ottimizzato in una specifica condizione nominale con tensione di uscita di 12V e corrente di carico di 100A.

La Figura 6-1 in particolare evidenzia come è stata eseguita l'ottimizzazione del doppio slittamento di fase.

È stato definito un parametro variabile che controlla lo sfasamento di semiponte.

Lo schema di simulazione è stato impostato per ripetere la simulazione variando lo sfasamento di semiponte mantenendo costante la corrente di carico al fine di valutare la sola dipendenza dell'efficienza rispetto all'algoritmo di modulazione del trasferimento di potenza.

Aumentando lo sfasamento di semiponte, a pari carico e tensione di uscita, lo sfasamento di ponte viene ridotto in retroazione.

Nello schema di simulazione proposto, i MOSFET vengono pilotati tramite delle resistenze di gate alimentate dai generatori di tensione arbitraria con i quali è stato possibile implementare l'algoritmo di modulazione del convertitore.

Le onde quadre fornite da questi generatori di tensione arbitraria rappresentano le uscite dei MOSFET driver di un'implementazione pratica.

C6 e C7 sono stati inseriti e ottimizzati per ridurre e rendere trascurabili nella sola condizione nominale le perdite causate dalle commutazioni hard switching di spegnimento.

I parametri del trasformatore ottenuti con accoppiamento  $K=0.99$  sono: induttanza al primario  $L_p=6,4125\text{mH}$ , induttanza al secondario  $L_s=1,74\mu\text{H}$ .

I valori del trasformatore e degli altri componenti passivi sono stati scalati parametricamente sia rispetto ad  $N$ , il numero di moduli che si vuole utilizzare per realizzare il convertitore, sia rispetto ad  $f$ , la frequenza del convertitore.

Il modulo simulato risulta così più facilmente adattabile a specifiche di progetto diverse da quelle considerate.

Il modulo presenta un filtro di uscita passivo del terzo ordine per filtrarne il ripple e ridurre l'emissione di disturbi all'uscita. Tale filtro è stato disegnato a simulatore con poli distanti per mantenere una forma accettabile dei transitori pensando anche ad altre applicazioni in cui è necessario evitare avvallamento della tensione di uscita dopo il fronte di salita iniziale, ma esso, in presenza di rapide riduzioni del carico, può generare forti sovratensioni all'uscita.

## 6.5 Modulatore

Il modulatore con slittamento di fase è stato implementato utilizzando dei generatori di tensione arbitraria.

Solitamente i segnali di controllo con modulazione PWM vengono generati comparando un segnale di tensione a forma triangolare o a dente di sega con un riferimento di tensione.

Nell'implementazione qui utilizzata la generazione del PWM per la generazione dei tempi morti è stata effettuata utilizzando segnali cosinusoidali.

Il comparatore utilizzato è la funzione segno, che presenta soglia di comparazione a zero.

Per spostare la soglia di comparazione e ridurre il duty cycle per ogni MOSFET, il risultato del coseno è stato traslato in basso del parametro "dead".




Figura 6-3 Generazione dei tempi morti

Il tempo morto di un semiponte dipende quindi dall'intervallo di tempo che la funzione sinusoidale traslata occupa per attraversare le due soglie di comparazione e calcolabile come:

$$\Delta t = \frac{\arcsin(\text{dead})}{\pi f_{sw}}$$

L'arcoseno per piccoli valori del parametro risulta approssimabile al suo argomento e  $f_{sw}$  è la frequenza del convertitore.

La fase, presente nell'argomento del coseno utilizzato nei generatori di tensione, dipende linearmente dall'integrale temporale della frequenza del convertitore come dai parametri di controllo che definiscono lo slittamento di fase relativo tra i vari MOSFET.

Il coseno nei generatori dei MOSFET sotto, è stato negato per pilotarli in opposizione di fase rispetto a quelli sopra dello stesso semiponte. In questo modo è stato possibile definire solamente tre parametri di fase relativa tra i vari semiponti.

Questi parametri sono lo sfasamento tra i due semiponte al primario, lo sfasamento tra i due semiponte al secondario e lo sfasamento "Dp" tra i due ponti primario e secondario.

Lo sfasamento tra i due semiponti al primario in questa simulazione è stato considerato uguale allo sfasamento tra i due semiponti al secondario, e quindi si è potuto definire un solo parametro dello sfasamento di semiponte "Dg".

Una distinzione tra lo sfasamento di semiponte al primario e quello al secondario risulta invece utile quando il convertitore viene fatto operare ad una tensione di uscita diversa da quella nominale perché consente di ottimizzare ulteriormente il comportamento del convertitore.

Lo sfasamento di ponte "Dp" tra i due ponti primario e secondario, è stato controllato in retroazione dalla tensione "V(c)" misurata su C3.

Questi parametri "V(c)" e "Dg" in simulazione sono stati implementati in modo da dare il massimo trasferimento di potenza positivo quando assumono il valore unitario.

## 6.6 Modi di funzionamento

La descrizione del funzionamento del convertitore operato con doppio slittamento di fase è stata basata sui risultati ottimizzati a regime con carico nominale mostrati in Figura 6-2, nella quale sono stati anche definiti i principali istanti di tempo che saranno qui utilizzati per descrivere i modi di conduzione del convertitore.

Tali modi di funzionamento sono relativi alla condizione di massima efficienza ottenuta nella quale le perdite per commutazioni sono state quasi eliminate; tuttavia nei sottocapitoli 6.14 e successivi sarà mostrato che il convertitore cambia modi di funzionamento a seconda del carico.




Figura 6-4

T0->T1 Questo modo di conduzione occupa un intervallo di tempo molto rilevante. Al primario sono in conduzione i MOSFET M2 e M3. Al secondario sono in conduzione i MOSFET M6 e M7. La potenza scorre liberamente dall'alimentazione verso il carico. La differenza tra la tensione al primario e quella al secondario riportata al primario è minima. Questa minima

differenza di tensione pilota le induttanze di dispersione del trasformatore causando una minima velocità di variazione della corrente di carico. L'induttanza di magnetizzazione è invece pilotata con verso concorde da queste due tensioni, e ciò causa una forte variazione della corrente di magnetizzazione del trasformatore.

T1->T2 Fase di commutazione della tensione al primario. Il semiponte costituito da M2 e M4 esegue un ciclo soft switching di commutazione di tipo boost che nel sottocapitolo 5.6 era stato approfondito per la condizione di forte carico.




Figura 6-5

T2->T3 Al primario sono in conduzione i MOSFET M3 e M4. Al secondario sono in conduzione i MOSFET M6 e M7. Il primario del trasformatore è quindi cortocircuitato su sé stesso dai due MOSFET connessi all'alimentazione positiva. L'energia immagazzinata nelle induttanze di dispersione viene ceduta al secondario.

T3->T4 Fase di commutazione della tensione al primario. Il semiponte costituito da M1 e M3 esegue un ciclo soft switching di commutazione di tipo buck che nel sottocapitolo 5.3 era stato approfondito per la condizione di forte carico.




Figura 6-6

T4->T5 Al primario sono in conduzione i MOSFET M1 e M4. Al secondario sono in conduzione i MOSFET M6 e M7. L'energia immagazzinata nelle induttanze di dispersione viene ceduta al primario ed al secondario. La differenza tra la tensione al primario e quella al secondario riportata al primario è massima. Questa differenza di tensione pilota fortemente le induttanze di

dispersione del trasformatore causando una massima velocità di variazione della corrente di carico. L'induttanza di magnetizzazione è invece pilotata con verso discorde da queste due tensioni, perciò la corrente di magnetizzazione del trasformatore rimane praticamente quasi costante. Quando la commutazione del verso della corrente del secondario del trasformatore avviene anticipata in questa fase, tutti i semiponti del convertitore eseguono cicli di commutazione soft switching.

T5->T6 Fase di commutazione della tensione al secondario e del verso della corrente nel trasformatore. Il semiponte costituito da M6 e M8 esegue due commutazioni soft switching. Inizialmente lo spegnimento del MOSFET M6 avviene con una commutazione soft switching di spegnimento che porta alla conduzione del suo stesso diodo parassita. Successivamente commuta il verso della corrente nel trasformatore rendendo verificata la condizione di soft switching per le commutazioni di accensione. L'accensione soft switching del MOSFET M8 è verificata perché avviene quando la tensione ai suoi capi si è praticamente annullata, e a ridotta corrente di carico.




Figura 6-7

T6->T7 Al primario sono in conduzione i MOSFET M1 e M4. Al secondario sono in conduzione i MOSFET M7 e M8. Il secondario del trasformatore è quindi cortocircuitato su sé stesso dai due MOSFET connessi all'alimentazione positiva. L'alimentazione al primario cede energia alle induttanze di dispersione del trasformatore.

T7->T8 Fase di commutazione della tensione al secondario. Il semiponte costituito da M5 e M7 esegue un ciclo soft switching di commutazione di tipo buck che nel sottocapitolo 5.3 era stato approfondito per la condizione di forte carico.




Figura 6-8

T8->T9 Questo modo di conduzione occupa un intervallo di tempo molto rilevante. Al primario sono in conduzione i MOSFET M1 e M4. Al secondario sono in conduzione i MOSFET M5 e M8. La potenza scorre liberamente dall'alimentazione verso il carico. In questa fase la differenza tra la tensione al primario e quella al secondario riportata al primario è minima. Questa

minima differenza di tensione pilota le induttanze di dispersione del trasformatore causando una minima velocità di variazione della corrente di carico. L'induttanza di magnetizzazione è invece pilotata con verso concorde da queste due tensioni, e ciò causa una forte variazione della corrente di magnetizzazione del trasformatore.

T9->T10 Fase di commutazione della tensione al primario. Il semiponte costituito da M2 e M4 esegue un ciclo soft switching di commutazione di tipo buck che nel sottocapitolo 5.3 era stato approfondito per la condizione di forte carico.




Figura 6-9

T10->T11 Al primario sono in conduzione i MOSFET M1 e M2. Al secondario sono in conduzione i MOSFET M5 e M8. Il primario del trasformatore è quindi cortocircuitato su sé stesso dai due MOSFET connessi all'alimentazione negativa. L'energia immagazzinata nelle induttanze di dispersione viene ceduta al secondario.

T11->T12 Fase di commutazione della tensione al primario. Il semiponte costituito da M1 e M3 esegue un ciclo soft switching di commutazione di tipo boost che nel sottocapitolo 5.6 era stato approfondito per la condizione di forte carico.




Figura 6-10

T12->T13 Al primario sono in conduzione i MOSFET M2 e M3. Al secondario sono in conduzione i MOSFET M5 e M8. L'energia immagazzinata nelle induttanze di dispersione viene ceduta al primario ed al secondario. La differenza tra la tensione al primario e quella al secondario riportata al primario è massima. Questa differenza di tensione pilota fortemente le induttanze di dispersione del trasformatore causando una

massima velocità di variazione della corrente di carico. L'induttanza di magnetizzazione

è invece pilotata con verso discorde da queste due tensioni, perciò la corrente di magnetizzazione del trasformatore rimane praticamente quasi costante. Quando la commutazione del verso della corrente del secondario del trasformatore avviene anticipata in questa fase, tutti i semiponti del convertitore eseguono cicli di commutazione soft switching.

T13->T14 Fase di commutazione della tensione al secondario e del verso della corrente nel trasformatore. Il semiponte costituito da M6 e M8 esegue due commutazioni soft switching. Inizialmente lo spegnimento del MOSFET M8 avviene con una commutazione soft switching di spegnimento che porta alla conduzione del suo stesso diodo parassita. Successivamente commuta il verso della corrente nel trasformatore rendendo verificata la condizione di soft switching per le commutazioni di accensione. L'accensione soft switching del MOSFET M6 è verificata perché avviene quando la tensione ai suoi capi si è praticamente annullata, e a ridotta corrente di carico.




Figura 6-11

T14->T15 Al primario sono in conduzione i MOSFET M2 e M3. Al secondario sono in conduzione i MOSFET M5 e M6. Il secondario del trasformatore è quindi cortocircuitato su sé stesso dai due MOSFET connessi all'alimentazione negativa. L'alimentazione al primario cede energia alle induttanze di dispersione del trasformatore.

T15->T16 Fase di commutazione della tensione al secondario. Il semiponte costituito da M5 e M7 esegue un ciclo soft switching di commutazione di tipo boost che nel sottocapitolo 5.6 era stato approfondito per la condizione di forte carico.

## 6.7 Controllore utilizzato

Volendo ricercare uno schema di modulazione del trasferimento di potenza in grado di ottimizzare le perdite mediante simulazione, è necessario fare in modo che la variazione dello schema di modulazione non si accoppi ad una variazione della corrente di carico, in quanto un aumento della corrente di carico causa un forte incremento della potenza dissipata per conduzione e un peggioramento delle commutazioni dei MOSFET. La variazione della corrente di carico causa quindi una variazione dell'efficienza.

Non si può quindi ottimizzare il convertitore ad anello aperto ma è necessario l'utilizzo di un controllore per eseguire la valutazione a corrente di carico costante.

L'approccio che si è utilizzato è quello di regolare la corrente di carico mediante un controllore che regola la tensione su una resistenza equivalente di carico.

Anche utilizzando un semplice controllore proporzionale la tensione di uscita a regime presenterebbe un errore rispetto alla tensione di riferimento che è inversamente proporzionale al guadagno d'anello.

Questo errore non permette di utilizzare il controllore proporzionale per valutare la dipendenza dell'efficienza del convertitore dallo schema di modulazione in quanto non permette di discernere se la variazione dell'efficienza del convertitore misurata in simulazione risulti dovuta ad un miglioramento dello schema di modulazione o ad una variazione della corrente di carico.

Per eliminare la sensibilità dell'efficienza dovuta a variazioni di tensione sul carico, si è aggiunta una parte integrale realizzando un controllore di tipo proporzionale integrale.

A regime, la parte integrale di quest'ultimo controllore, retroazionando anche l'integrale dell'errore del controllore proporzionale, fissa la tensione di uscita sulla resistenza di carico.

Per ridurre il tempo di simulazione si può aumentare il guadagno della parte integrale. Il transitorio così velocizzato presenta una forte sovra elongazione in quanto nell'integrazione viene incluso l'integrale dell'errore del transitorio iniziale.

Si può ottenere un transitorio ancora più veloce e con meno sovra elongazione se si disabilita la parte integrale quando il valore della variabile controllata è lontano da quello desiderato.

L'approccio classico di introdurre una parte derivativa per togliere le sovra elongazioni non è invece applicabile perché la variabile da controllare presenta forte rumore di commutazione ad alta frequenza.

Si è quindi scelto di utilizzare un regolatore di tipo proporzionale integrale con integrazione post-abilitata per l'esecuzione delle simulazioni di valutazione a regime degli schemi di modulazione del trasferimento di potenza.

Nella simulazione il regolatore è stato implementato dal generatore di tensione arbitraria "B1" che genera la tensione espressa nel codice di LTspice  $V=(\text{limit}(\text{idt}((12-V(+))*8000*fn*(V(+)>11))+12-V(+))*2/5,0,1))$  e da un filtro passa basso.

Il guadagno dell'azione integrale del regolatore e la frequenza di taglio del filtro sono stati resi variabili e dipendenti dalla frequenza del convertitore, in modo da non alterare la forma dei transienti ed adattarsi a variazioni della frequenza del convertitore imposta parametricamente dall'operatore umano in fase di simulazione.

Tale regolatore è stato utilizzato per regolare lo sfasamento di ponte "V(c)". L'azione di controllo è stata limitata nel range di monotonicità della variabile controllata con flusso di potenza positivo.

L'integrazione viene abilitata quando la tensione del ponte al secondario risulta sufficientemente vicina a quella desiderata. Questa tensione di abilitazione è stata scelta pari ad 11V, con il riferimento a 12V.

I riferimenti di tensione della parte proporzionale ed integrale del regolatore sono stati impostati uguali, tuttavia può essere necessario renderli diversi per un controllo migliore dei transitori iniziali.

Il riferimento di tensione della parte proporzionale regola la parte iniziale del transitorio a meno di un errore inversamente proporzionale al guadagno d'anello, successivamente la tensione viene corretta dall'azione integrale per annullare l'errore di uscita rispetto al riferimento di tensione della parte integrale del regolatore. Per compensare una leggera e non voluta sovra elongazione residua iniziale può tornare utile abbassare il riferimento di tensione della parte proporzionale del regolatore.

Il controllore così implementato nel transitorio iniziale presenta un rapido assestamento e bassa sovra elongazione, ma risulta adatto solo all'esecuzione di queste simulazioni a regime e non è quindi da intendersi per essere utilizzato praticamente, infatti con questo controllore i transitori rispetto alle variazioni della corrente di carico continuano a presentare forti sovra elongazioni perché in tali transitori l'integrazione non viene correttamente disabilitata.

Le simulazioni sono quindi state velocizzate non curandosi delle specifiche di corrente nei MOSFET perché successivamente trattate in "Soft start".

## 6.8 Procedimento

Il modulo DAB dimensionato come in Figura 6-1 è stato ottenuto dopo l'ottimizzazione parametrica a simulatore.

Per agevolare questa ottimizzazione, col solo fine di ridurre il tempo di simulazione, si è scelto di inicializzarla con un dimensionamento analitico semplificato del modulo DAB.

Considerando un'efficienza voluta del 99%, trascurare l'effetto di tutti gli elementi circuitali dissipativi è accettabile perché causa un errore analitico del 1%.

Il modello del trasformatore senza perdite è applicabile e consiste in un trasformatore ideale posto in cascata ad una rete di componenti induttivi.

Rispetto al modello del trasformatore ideale, la tensione di uscita a vuoto, in entrambe le direzioni, risulta ridotta dal coefficiente di accoppiamento.

Con tale modello, quando la tensione di uscita del trasformatore è uguale alla tensione di uscita a vuoto, la corrente di carico rimane costante e si formano dei tratti orizzontali nel grafico della corrente.

Si è comunque scelto di usare un modello in grado di considerare anche le perdite per conduzione dei MOSFET e degli avvolgimenti del trasformatore che si può ottenere come estensione del modello del trasformatore senza perdite con accoppiamento non perfetto. Con tale modello vengono trascurate le perdite di commutazione e le perdite nel nucleo.

Risulta quindi utile introdurre ulteriori approssimazioni. Con accoppiamento attorno al 99%, la corrente di magnetizzazione, che in virtù dello schema di modulazione è molto inferiore all'1% della corrente di carico, crea una variazione della tensione sulle resistenze, di conduzione dei mosfet e degli avvolgimenti. La caduta totale di tensione su queste resistenze era anch'essa inferiore all'1%, si ottiene quindi una variazione di tensione molto inferiore ad una parte su diecimila che è chiaramente trascurabile.

Con tale approssimazione la tensione di uscita del trasformatore a vuoto risulta data dalla tensione d'ingresso per l'efficienza, approssimata considerando solo le perdite per conduzione, per l'accoppiamento al quadrato per il rapporto di trasformazione.

Le variazioni della tensione di uscita che invece si ottengono quando si vuole operare il convertitore ad una tensione diversa dalla tensione nominale di uscita, ad esempio per ottimizzare il ciclo di carica di una batteria, sono invece estremamente significative perché cambiano sensibilmente la pendenza di queste forme di corrente, passando da una forma simile a rettangolare a forme simili a triangolari.

Lo scopo per il quale si è scelto di utilizzare questo modello approssimativo è quello di inizializzare la simulazione in un punto non troppo distante dalla condizione ottimale. A questo livello è irrilevante trascurare le perdite di commutazione perché l'analisi accurata del convertitore è stata svolta a simulatore. Un'analisi analitica accurata del convertitore risulta invece troppo complessa, anche trascurando le perdite per commutazione, ed anche negli articoli visionati spesso le perdite per commutazione sono trascurate.

Il modulo è quindi stato dimensionato analiticamente per funzionare a regime con una modulazione detta rettangolare perché prevede tratti di corrente orizzontali.

Tale modulazione si realizza quando risulta verificata la formula.

$$\frac{V_{out}}{V_{in}} = \sqrt{\frac{L_2}{L_1}} K \eta_{cond}$$

Dove  $V_{out}$  è la tensione di uscita,  $V_{in}$  è la tensione di ingresso,  $K$  è il coefficiente di accoppiamento,  $L_1$  è l'induttanza del primario,  $L_2$  è l'induttanza del secondario,  $\eta_{cond}$  è l'efficienza ottenuta considerando le sole perdite di conduzione.

Mediante simulazione si è verificato che tale formula, permette di ottenere a regime forme della corrente di secondario quasi rettangolari con tratti orizzontali minimizzandone il valore quadratico medio.

Questo dimensionamento non corrisponde alla condizione di massima efficienza del convertitore, ma si avvicina fortemente alla condizione in cui le perdite di conduzione raggiungono il valore minimo e quindi costituisce un buon punto di partenza per eseguire l'ottimizzazione parametrica con il software LTspice.

Anche la condizione di soft switching sul verso della corrente, risulta soddisfatta con questo dimensionamento su tutti i MOSFET, per correnti di carico non troppo basse.

In particolare quando la metà dello sfasamento di ponte "D<sub>p</sub>" risulta superiore ad uno meno lo sfasamento di semiponte al secondario "D<sub>g</sub>", si può ottenere pilotaggio a cinque livelli di tensione delle induttanze di dispersione del trasformatore, condizione utile per garantire la possibilità di ottenere commutazioni soft switching di accensione:

$$D_p > 2(1 - D_g)$$

L'efficienza dei MOSFET a regime è stata misurata e ottimizzata a simulatore, escludendo i transitori iniziali di simulazione da questa misura, e utilizzando uno schema con trasformatore senza perdite.

Per ottimizzare il convertitore e raggiungere la massima efficienza dei MOSFET mediante l'ottimizzazione parametrica a simulatore, è necessario svolgere diversi passaggi ottimizzando contemporaneamente tutti i vari contributi di perdita perché ottimizzando le sole perdite per commutazione dopo aver già ottimizzato quelle per conduzione si ottengono delle condizioni di funzionamento non ottimali.

## 6.9 Perdite per conduzione

La dipendenza dell'efficienza dei MOSFET dalla corrente di carico è stata eliminata mediante regolatore per valutare la dipendenza dell'efficienza rispetto all'algoritmo di controllo. Tale dipendenza sarà successivamente valutata con la simulazione in Figura 6-12. Restano quindi da valutare la dipendenza dalle perdite per conduzione, e la dipendenza dalle perdite di commutazione.

La separazione di questi due contributi può essere eseguita analiticamente secondo le seguenti ipotesi.

Nell'approssimazione che i tempi di commutazione siano trascurabili rispetto al periodo di commutazione, le correnti di primario e secondario non scorrono mai né nelle capacità parassite dei MOSFET e nemmeno nei loro diodi parassiti, le correnti di primario e secondario attraversano quindi rispettivamente due volte la resistenza di conduzione dei MOSFET al primario e due volte la resistenza di conduzione dei MOSFET al secondario.

Si può quindi utilizzare il simulatore per simulare le correnti di primario e secondario, e fargli stimare il valore delle perdite di conduzione dei MOSFET come in Tabella 6-1 secondo la relazione approssimata:

$$P_{cond} = R_{on_{pri}} i_{pri_{rms}}^2 + R_{on_{sec}} i_{sec_{rms}}^2$$

Dove  $P_{cond}$  è il contributo della potenza dissipata per la conduzione dei MOSFET del convertitore,  $R_{on_{pri}}$  è la resistenza di conduzione al primario,  $R_{on_{sec}}$  è la resistenza di conduzione al secondario,  $i_{pri_{rms}}$  e  $i_{sec_{rms}}$  sono i valori efficaci delle correnti al primario e al secondario ottenuti a simulatore.

Le perdite di conduzione nei soli MOSFET si possono calcolare con tale formula trascurando le resistenze di perdita degli avvolgimenti. Con tale ipotesi la resistenza di conduzione al primario si calcola come due volte la resistenza di conduzione di un MOSFET al primario e la resistenza di conduzione al secondario si calcola come due volte la resistenza di conduzione di un MOSFET al secondario.

### 6.10 Ottimizzazione

Il lavoro di ottimizzazione del convertitore è iniziato supponendo per assurdo che sia possibile ottimizzare in modo indipendente i contributi di perdita per conduzione e per commutazione.

Tale ipotesi risulterebbe interessante qualora fosse possibile ottimizzare le perdite per commutazione ricorrendo anche a modifiche a livello circuitale mediante l'introduzione di appositi snubber che intervengono per migliorare i meccanismi di commutazione.

Si è quindi scelto di iniziare a ricercare le zone di funzionamento del convertitore a massima efficienza di conduzione, per poi indagare sui meccanismi di commutazione in tali regioni di funzionamento.

Si è quindi cercato di ottimizzare iterativamente tramite simulazione parametrica il risultato della relazione che esprime le perdite per conduzione agendo sul valore assoluto delle induttanze di primario e secondario, e del rapporto di trasformazione già stimato analiticamente.

Tuttavia questo procedimento di ottimizzazione che considera le sole perdite di conduzione e trascura quelle di commutazione porta a ridurre indefinitamente le induttanze di primario e secondario perché, riducendo le induttanze di dispersione e lo sfasamento di ponte, le forme delle correnti diventano più rettangolari e viene ridotta l'energia circolante.

La riduzione del fattore di forma, definito come il rapporto tra il valore efficace ed il valore raddrizzato medio, indica una riduzione del valore quadratico medio della corrente e delle perdite di conduzione a pari corrente raddrizzata media.

In particolare il fattore di forma è un numero maggiore o uguale ad uno che diventa unitario solo per la corrente continua e per le forme rettangolari. Passando da forme triangolari a rettangolari il fattore di forma si riduce da 1,1547 ad 1.

Le forme trapezoidali presenti con modulazione rettangolare sono composte da tratti di forme triangolari e tratti di forme rettangolari ed il loro fattore di forma si riduce riducendo la durata dei tratti non orizzontali. Con questo procedimento la durata di questi tratti viene ridotta, ed infatti essa si può approssimare come proporzionale alle induttanze di dispersione del trasformatore e alla corrente di carico.

Tuttavia, con questo procedimento, le perdite di commutazione vengono fortemente aumentate perché la riduzione dello sfasamento di ponte porta il convertitore in una condizione in cui al lato secondario il semiponte in ritardo di fase commuta con commutazioni hard switching di accensione, mentre quello a fase dominante esegue commutazioni soft switching di accensione.

In simulazione a 200kHz le commutazioni hard switching di accensione di due MOSFET al secondario sono risultate sufficienti per raddoppiare la dissipazione di potenza dei MOSFET del modulo convertitore rispetto alla minima dissipazione ottenibile.

Procedendo ulteriormente in tal senso si giunge ad una condizione in cui la tensione di uscita supera quella di riferimento e il convertitore diventa incontrollabile con sfasamento di ponte positivo.

Per questi motivi le perdite di conduzione e quelle di commutazione sono state ottimizzate contemporaneamente.

Tale ottimizzazione è stata comunque effettuata considerando anche ulteriori componenti aggiuntivi, tra i quali l'utilizzo di due capacità esterne C6 e C7 si è rivelato interessante nella condizione di regime.

C6 e C7 sono state ottimizzate separatamente e sono risultate di valore diverso per i due semiponti del secondario.

Tentando di ottimizzare l'efficienza complessiva dei MOSFET le variabili interagenti in gioco sono tante, ed anche a causa del rumore numerico, che è utile mantenere per velocizzare le simulazioni, risulta difficile spostarsi da condizioni di apparente ottimo locale, per questo motivo è risultata utile la conoscenza empirica acquisita.

I MOSFET del ponte al secondario sono soggetti a correnti notevolmente maggiori rispetto a quelli al primario.

Per aumentare l'efficienza complessiva è stata ridotta la corrente delle commutazioni al secondario anche a discapito di un incremento della corrente nelle commutazioni al primario, realizzato aumentando il rapporto di trasformazione del trasformatore. La pendenza dei tratti orizzontali positivi sulla corrente del secondario del trasformatore è

quindi stata aumentata come in Figura 6-2. Le simulazioni hanno mostrato che i componenti impiegati al secondario sono propensi a lavorare in condizione di forte carico nella quale generano commutazioni hard switching di accensione, perciò presentano caratteristiche di commutazione nettamente inferiori rispetto ai componenti impiegati al primario, ed una riduzione della loro corrente di carico porta a considerevoli benefici. Inoltre, nelle condizioni di carico inferiore, anche i dispositivi al primario hanno beneficiato di questa modifica del rapporto di trasformazione: in queste condizioni la corrente di carico risultava insufficiente per scaricare le loro capacità di uscita ed essi commutavano in condizione di parziale soft switching di accensione.

La modifica del rapporto di trasformazione del trasformatore rispetto a quello del convertitore, si è resa utile a causa della forte diversità delle tensioni in ingresso ed in uscita al convertitore, tuttavia essa ha allontanato il dimensionamento del convertitore dalla condizione in cui si minimizzano le perdite per conduzione, ed ha ulteriormente asimmettrizzato l'efficienza nella bidirezionalità del modulo convertitore.

Per ottenere efficienza dei MOSFET superiore al 99% utilizzando i componenti già presenti nella libreria del simulatore è stato necessario ridurre la corrente di carico rispetto a quella massima sopportabile dai MOSFET ed aumentare la capacità di uscita dei MOSFET.

### 6.11 Risultato

Con i componenti obsoleti già inclusi nella libreria di LTspice, in Figura 6-1 è stato possibile implementare su simulatore un modulo DAB senza filtro d'ingresso funzionante a 200kHz in grado di reggere una tensione d'ingresso fino a 800V convertita a 12V con un'efficienza dei MOSFET a regime superiore al 99% col carico nominale di 1200W.

## 6.12 Simulazione




Figura 6-12 Schema di simulazione del modulo ottimizzato a regime. Valutazione a differenti regimi di carico con sfasamento di ponte.

Para metri	Misure:								
Carico [A]	Dp*	Pin*	Pout*	Pdiss	eff	il6rms*	il5rms*	Pcond	swpowratio
		[W]	[W]	[W]		[A]	[A]	[W]	
10	-6,9%	159,1	120,0	39,1	75,4%	25	0,49	1	98%
20	-4,8%	278,0	240,0	38,0	86,3%	31	0,57	1	97%
30	-2,7%	396,4	360,0	36,4	90,8%	39	0,69	2	96%
40	-0,5%	515,2	480,0	35,2	93,2%	47	0,82	2	94%
50	1,7%	631,0	600,0	31,0	95,1%	56	0,96	3	90%
60	3,9%	745,8	720,0	25,8	96,5%	66	1,11	4	83%
70	6,3%	860,3	840,0	20,3	97,6%	76	1,27	6	72%
80	8,8%	975,7	960,0	15,7	98,4%	86	1,44	7	53%
90	11,4%	1092,6	1080,0	12,6	98,9%	96	1,61	9	26%
100	14,8%	1210,2	1200,0	10,2	99,2%	107	1,78	11	-12%
110	19,9%	1333,3	1320,0	13,2	99,0%	119	1,98	14	-7%
120	23,4%	1457,0	1440,0	17,0	98,8%	131	2,18	17	-1%
130	26,8%	1581,5	1560,0	21,5	98,6%	144	2,39	21	4%
140	30,2%	1706,2	1680,0	26,2	98,5%	157	2,60	25	6%
150	33,9%	1831,7	1800,1	31,6	98,3%	171	2,83	29	8%

Note:

\* misurato da 0,0003s a 0,0005s

Carico = corrente di carico

Dp = sfasamento di ponte calcolato come  $AVG(v(c))$

Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$

Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$

Pdiss = potenza dissipata calcolata come pin-pout

eff = efficienza calcolata come pout/pin

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(I6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(I5))$

Pcond = potenza dissipata per conduzione calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 6-2 Risultati della simulazione. Valutazione a differenti regimi di carico con sfasamento di ponte del modulo ottimizzato.




Figura 6-13 Forme d'onda e potenza dissipata sui MOSFET al secondario in funzione del carico del modulo ottimizzato a regime. Dettaglio delle commutazioni hard switching di accensione a basse correnti di carico.

### 6.13 Descrizione

La simulazione è stata eseguita come in Figura 6-12 dove è stato riportato lo schema di simulazione. In questa simulazione il modulo precedentemente ottimizzato in una specifica condizione definita nominale è stato valutato alla tensione di uscita nominale di 12V per differenti regimi di carico.

L'unica differenza di questa simulazione con la precedente è nei parametri di ripetizione.

La precedente simulazione era stata impostata per ripetersi per differenti sfasamenti di semiponte, tra i quali era stato listato anche il valore ottimo ottenuto da una precedente simulazione non riportata.

In questa simulazione lo sfasamento di semiponte è stato mantenuto pari al valore ottimo precedentemente ricavato in condizioni nominali, ed il parametro di carico è invece stato fatto variare linearmente per 15 valori distinti in modo da mappare le caratteristiche del convertitore precedentemente ottenuto rispetto ad un a corrente di carico che varia dal 10% al 150% di quella nominale pari a 100A.

### 6.14 Commutazioni nel modulo

Per ottimizzare le perdite delle commutazioni di accensione dei MOSFET è utile tenere sott'occhio le forme d'onda del convertitore mostrate in Figura 6-13.

In tale figura sono state rappresentate le tensioni dei semiponti al secondario e le potenze dissipate dai quattro MOSFET al secondario. Le 15 tracce, ottenute in simulazione con la corrente di carico del convertitore che varia linearmente dal 10% al 150% del carico nominale, sono risultate traslate tra di loro dallo sfasamento di ponte, il quale aumenta quasi linearmente con tale corrente. In particolare le commutazioni situate più a sinistra corrispondono alle condizioni con corrente di carico inferiore, quelle più a destra sono invece relative a correnti maggiori. Per ricavare la corrente di carico, per ogni traccia del modulo convertitore, dalla figura, è sufficiente moltiplicare per 10A il numero della traccia contata da sinistra.

L'attenzione è stata focalizzata sui dispositivi al secondario perché i loro meccanismi di commutazione sono risultati più evidenti, si sono dimostrati più lenti, ed il loro contributo di perdita per commutazione è stato più rilevante.

A causa della forte sproporzione tra corrente di carico e corrente di pilotaggio i dispositivi al secondario, confrontati con quelli al primario, si sono mostrati più soggetti ad ardue commutazioni hard switching di spegnimento, che in Figura 6-13 non si sono verificate perché sono risultate compensate dalle capacità C6 e C7.

Con queste capacità la corrente di drain è diventata più simile alla corrente nel canale, con l'ulteriore vantaggio di rendere più evidenti i loro meccanismi di commutazione.

Un particolare di questi dispositivi a più bassa tensione è che risulta più visibile la conduzione dei diodi parassiti, la quale permette di stabilire visivamente quando

avvengono le commutazioni soft switching: se la conduzione del diodo parassita avviene prima della transizione della tensione del semiponte, allora si tratta di un ciclo di commutazione hard switching del semiponte che include una commutazione hard switching di accensione; invece se la conduzione del diodo parassita avviene dopo la transizione della tensione del semiponte, allora si tratta di un ciclo di commutazione soft switching del semiponte che in forte carico può contenere una commutazione hard switching di spegnimento all'inizio del tempo morto, quando il primo MOSFET che viene spento non smette di condurre abbastanza velocemente.

Inoltre si tratta di un ciclo boost quando conduce il diodo parassita del MOSFET situato al livello alto del semiponte, e di un ciclo buck quando conduce il diodo parassita del MOSFET sotto.

Grazie alla conduzione di questi diodi parassiti è facile risalire al verso della corrente del trasformatore ed identificare il tipo di commutazione.

La condizione di soft switching per le commutazioni di accensione risulta verificata quando il verso di commutazione del semiponte risulta concorde al verso della deriva della tensione sulle sue capacità di uscita, causata dalla circolazione della sua corrente di carico. Tuttavia tale condizione è non sufficiente, e se la deriva della tensione di uscita del semiponte non arriva a far condurre il diodo parassita del MOSFET che deve accendersi, o ad annullarne la tensione ai suoi capi, allora si tratta di parziale soft switching di accensione.

Le commutazioni hard switching di accensione come visibili al secondario in Figura 6-13 si riconoscono semplicemente dalle forme d'onda di tensione perché il diodo parassita del MOSFET è andato in conduzione all'inizio della commutazione.

La Figura 6-13 ben evidenzia che i meccanismi di commutazione dei semiponti al secondario dipendono dalla corrente di carico del convertitore.

L'aumento della corrente di carico del convertitore causa un aumento in retroazione dello sfasamento di ponte. L'aumento dello sfasamento di ponte trasla l'istante di commutazione dei semiponti al secondario rispetto alla corrente nel trasformatore. In particolare per basse correnti di carico la commutazione dei semiponti avviene prima dell'attraversamento a zero della corrente del trasformatore e per alte correnti di carico la commutazione degli stessi avviene quando il verso della corrente del trasformatore si è già invertito. Il cambiamento del verso della corrente nei semiponti rispetto alla loro direzione di commutazione è ciò che ha modificato il funzionamento rispetto a quello ottenuto in Figura 6-2.

Il semiponte che è più a rischio di perdere la condizione di soft switching di accensione è il primo semiponte a commutare dopo l'attraversamento a zero della corrente nel trasformatore, ovvero quello al secondario pilotato in ritardo di fase, costituito da M6 e M8.

La Figura 6-13 ha ben evidenziato queste transizioni dei meccanismi di commutazione. Esse si sono verificate con correnti di carico prossime alla nominale ovvero alla condizione in cui sono state ottimizzate le perdite, e la condizione di soft switching di accensione è risultata verificata solo per correnti di carico superiori a tale condizione.

Nell'intervallo di tempo compreso tra 493,5us e 494,9us:  $V(s1)$ , la tensione di uscita del semiponte costituito da M5 e M7, mostra che esso esegue cicli hard switching di commutazione di tipo buck per correnti inferiori a quella nominale nei quali il MOSFET M7 esegue commutazioni hard switching di accensione.

Aumentando la corrente di carico il semiponte costituito da M5 e M7 transisce verso cicli soft switching di commutazione di tipo boost.

Nello stesso intervallo di tempo:  $V(s2)$ , la tensione di uscita del semiponte costituito da M6 e M8, mostra che esso esegue cicli hard switching di commutazione di tipo boost per correnti inferiori a quella nominale, nei quali il MOSFET M6 esegue commutazioni hard switching di accensione.

Aumentando la corrente di carico il semiponte costituito da M6 e M8 transisce verso cicli soft switching di commutazione di tipo buck.

Nell'intervallo di tempo compreso tra 495.6us e 497,0us:  $V(s1)$ , la tensione di uscita del semiponte costituito da M5 e M7, mostra che esso esegue cicli hard switching di commutazione di tipo boost per correnti inferiori a quella nominale nei quali il MOSFET M5 esegue commutazioni hard switching di accensione.

Aumentando la corrente di carico il semiponte costituito da M5 e M7 transisce verso cicli soft switching di commutazione di tipo buck.

Nello stesso intervallo di tempo:  $V(s2)$ , la tensione di uscita del semiponte costituito da M6 e M8, mostra che esso esegue cicli hard switching di commutazione di tipo buck per correnti inferiori a quella nominale nei quali il MOSFET M8 esegue commutazioni hard switching di accensione.

Aumentando la corrente di carico il semiponte costituito da M6 e M8 transisce verso cicli soft switching di commutazione di tipo boost.

La condizione di soft switching di accensione risulta quindi verificata solo per correnti di carico superiori alla condizione di ottimizzazione dell'efficienza perché in tali condizioni la corrente del trasformatore attraversa lo zero con maggiore anticipo rispetto alle commutazioni dei semiponti al secondario.

In particolare per forte carico la corrente del secondario passa per lo zero nei segmenti temporali in cui le induttanze di dispersione vengono pilotata ai livelli di tensione più elevati, rappresentati in Figura 6-2 dai segmenti T4->T5 e T12->T13, e la condizione di

soft switching per le commutazioni di accensione risulta verificata per tutti i MOSFET al secondario.

Questi segmenti temporali si verificano dopo una fase attiva di trasferimento di corrente, quando entrambi i semiponti del primario hanno già commutato e i semiponti al secondario devono ancora commutare.

Quando la corrente del secondario passa per lo zero nei segmenti rappresentati in Figura 6-2 dai segmenti T6->T7 e T14->T15, la condizione di soft switching per le commutazioni di accensione risulta non verificata per il semiponte costituito da M6 e M8. Esso è il primo a commutare dopo l'attraversamento a zero della corrente nel trasformatore, ed è quello che al secondario viene pilotato in ritardo di fase. I MOSFET di tale semiponte all'accensione eseguono commutazioni hard switching di accensione, e allo spegnimento, soft switching di spegnimento.

Quando la corrente del secondario passa per lo zero nei segmenti rappresentati in Figura 6-2 dai segmenti T8->T9 e T16->T17, la condizione di soft switching per le commutazioni di accensione risulta non verificata per tutti i MOSFET del secondario ma permane al primario.

Nelle simulazioni, con i componenti utilizzati la condizione di soft switching di accensione è risultata sempre verificata per tutti i MOSFET al primario. Tuttavia al primario il semiponte costituito da M1 e M3 è quello più a rischio di perdere il soft switching di accensione e risulta opportuno verificare che esso a bassi carichi non commuti con parziale soft switching di accensione. Esso è l'ultimo semiponte a commutare prima dell'attraversamento a zero della corrente nel primario del trasformatore, ed è quello che al primario viene pilotato a fase dominante. Tale semiponte perde la condizione di soft switching di accensione se si trova a commutare dopo l'attraversamento a zero nella corrente del primario ovvero se la corrente del primario passa a zero prima degli istanti rappresentati in Figura 6-2 da T3 e T11. Invece se la corrente al primario risulta ulteriormente anticipata e attraversa lo zero anche prima di T1 e T9, entrambi i semiponti al primario perdono la condizione di soft switching di accensione.

La forma di corrente al primario nel trasformatore è visivamente molto simile a quella del secondario, ma differisce in maniera trascurabile a causa della corrente di magnetizzazione. L'anticipo della corrente del primario rispetto alla corrente del secondario causato dalla corrente di magnetizzazione è infatti risultato perfettamente trascurabile a causa dell'elevato accoppiamento simulato nel trasformatore.

La perdita della condizione di soft switching di accensione al primario può invece verificarsi quando ci si trova ad ottimizzare un convertitore che presenta dispositivi al primario più lenti di quelli al secondario o ad una tensione di uscita superiore a quella nominale.

È stato invece di particolare interesse ridurre l'energia dissipata nelle commutazioni di accensione valutabile come l'area sottesa dai picchi di potenza dissipata visibili in Figura 6-13. Queste commutazioni di accensione si sono verificate a correnti di carico inferiore a quella di ottimizzazione, ed hanno determinato il contributo dominante alle perdite per commutazione in tali condizioni.

Per mostrare come ridurre i picchi di potenza dissipata in queste commutazioni hard switching di accensione e meglio mostrarne la dipendenza dalle capacità di uscita, sono state sviluppate altre due simulazioni.

## 6.15 Simulazione




Figura 6-14 Schema di simulazione del modulo ottimizzato a regime a cui sono stati tolti i condensatori aggiunti al secondario.

Parametri	Misure:								
Carico [A]	Dp*	Pin* [W]	Pout* [W]	Pdiss [W]	eff	il6rms* [A]	il5rms* [A]	Pcond [W]	swpowratio
10	-7,0%	135,2	120,0	15,2	88,8%	24	0,47	1	96%
20	-4,9%	253,1	240,0	13,1	94,8%	29	0,55	1	93%
30	-2,7%	372,3	360,0	12,3	96,7%	37	0,66	1	89%
40	-0,4%	491,7	480,0	11,7	97,6%	45	0,79	2	82%
50	4,4%	611,3	600,0	11,3	98,1%	54	0,93	3	74%
60	6,7%	730,0	720,0	10,0	98,6%	64	1,08	4	59%
70	9,1%	849,5	840,0	9,5	98,9%	74	1,25	6	42%
80	13,1%	970,4	960,0	10,4	98,9%	85	1,43	7	31%
90	16,7%	1092,6	1080,0	12,6	98,8%	96	1,61	9	27%
100	19,3%	1216,2	1200,0	16,2	98,7%	108	1,79	12	28%
110	22,1%	1340,5	1320,0	20,5	98,5%	120	1,99	14	30%
120	25,0%	1464,9	1440,0	24,9	98,3%	132	2,19	17	30%
130	28,1%	1590,2	1560,0	30,2	98,1%	145	2,40	21	31%
140	31,4%	1715,9	1680,0	35,9	97,9%	158	2,62	25	31%
150	34,9%	1842,1	1800,0	42,1	97,7%	172	2,84	29	30%

Note:

\* misurato da 0,0003s a 0,0005s

Carico = corrente di carico

Dp = sfasamento di ponte calcolato come  $AVG(v(c))$

Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$

Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$

Pdiss = potenza dissipata calcolata come pin-pout

eff = efficienza calcolata come pout/pin

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(l6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(l5))$

Pcond = potenza dissipata per conduzione calcolata come

$2*0.35*il5rms**2+2*0.0004*il6rms**2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei mosfet e la potenza dissipata per conduzione nei mosfet calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 6-3 Risultati della simulazione del convertitore ottimizzato a regime a cui sono stati tolti i condensatori aggiunti a secondario.




Figura 6-15 Forme d'onda e potenza dissipata sui MOSFET al secondario senza condensatori in funzione del carico del modulo ottimizzato a regime a cui sono stati tolti i condensatori aggiunti al secondario. Dettaglio delle commutazioni hard switching di spegnimento ad alte correnti di carico e hard switching di accensione a basse correnti di carico.

## 6.16 Descrizione

La simulazione è stata eseguita come in Figura 6-14 dove è stato riportato lo schema di simulazione. In questa simulazione il modulo precedentemente simulato come in Figura 6-12 è stato rivalutato nelle stesse condizioni dopo aver tolto i condensatori che erano stati aggiunti per migliorare l'efficienza nella condizione nominale.

Comparando i risultati delle due simulazioni è stato possibile valutare l'effetto dell'introduzione dei condensatori anche nelle condizioni operative diverse da quella nominale.

## 6.17 Effetto sulle commutazioni

Le commutazioni del modulo sono visibili in Figura 6-15. Tale figura mostra le stesse tracce che sono state mostrate in Figura 6-13.

La comparazione delle due figure ben evidenzia l'effetto benefico della rimozione delle capacità C6 e C7 sulle commutazioni hard switching di accensione.

Nell'intervallo di tempo compreso tra 493,5us e 494,9us: V(s1), la tensione di uscita del semiponte costituito da M5 e M7, mostra che esso esegue cicli hard switching di commutazione di tipo buck per correnti inferiori al 40% di quella nominale nei quali il MOSFET M7 esegue commutazioni hard switching di accensione. I picchi di potenza dissipata associati a tali commutazioni si sono ridotti da 4kW a 0,6kW.

Aumentando la corrente di carico il semiponte costituito da M5 e M7 transisce verso cicli soft switching di commutazione di tipo boost nei quali il MOSFET M5 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni, prima non visibili, sono aumentati fino a 1,6kW.

Nello stesso intervallo di tempo: V(s2), la tensione di uscita del semiponte costituito da M6 e M8, mostra che esso esegue cicli hard switching di commutazione di tipo boost per correnti inferiori al 70% di quella nominale, nei quali il MOSFET M6 esegue commutazioni hard switching di accensione. I picchi di potenza dissipata associati a tali commutazioni si sono ridotti da 1,4kW a 0,8kW.

Aumentando la corrente di carico il semiponte costituito da M6 e M8 transisce verso cicli soft switching di commutazione di tipo buck nei quali il MOSFET M8 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 0,2kW a 1kW.

Nell'intervallo di tempo compreso tra 495,6us e 497,0us: V(s1), la tensione di uscita del semiponte costituito da M5 e M7, mostra che esso esegue cicli hard switching di

commutazione di tipo boost per correnti inferiori al 40% di quella nominale nei quali il MOSFET M5 esegue commutazioni hard switching di accensione.

I picchi di potenza dissipata associati a tali commutazioni si sono ridotti da 4kW a 0,6kW.

Aumentando la corrente di carico il semiponte costituito da M5 e M7 transisce verso cicli soft switching di commutazione di tipo buck nei quali il MOSFET M7 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni, prima non visibili, sono aumentati fino a 1,6kW.

Nello stesso intervallo di tempo:  $V(s_2)$ , la tensione di uscita del semiponte costituito da M6 e M8, mostra che esso esegue cicli hard switching di commutazione di tipo buck per correnti inferiori al 70% di quella nominale nei quali il MOSFET M8 esegue commutazioni hard switching di accensione.

I picchi di potenza dissipata associati a tali commutazioni si sono ridotti da 1,4kW a 0,8kW.

Aumentando la corrente di carico il semiponte costituito da M6 e M8 transisce verso cicli soft switching di commutazione di tipo boost nei quali il MOSFET M6 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 0,2kW a 1kW.

## 6.18 Simulazione




Figura 6-16 Schema di simulazione del modulo dimensionato ad ampio range.

Para metri	Misure:								
Carico [A]	Dp*	Pin*	Pout*	Pdiss	eff	il6rms*	il5rms*	Pcond	swpowratio
		[W]	[W]	[W]		[A]	[A]	[W]	
10	-8,5%	126,1	120,0	6,0	95,2%	37	0,74	1	76%
20	-5,6%	246,0	240,0	6,0	97,6%	40	0,80	2	71%
30	-2,6%	365,9	360,0	5,9	98,4%	46	0,89	2	62%
40	0,3%	486,1	480,0	6,0	98,8%	52	1,00	3	52%
50	3,2%	606,3	600,0	6,3	99,0%	60	1,14	4	40%
60	6,2%	726,5	720,0	6,4	99,1%	68	1,29	5	24%
70	9,5%	847,1	840,0	7,2	99,2%	78	1,45	6	12%
80	13,1%	968,3	959,9	8,4	99,1%	88	1,63	8	4%
90	16,8%	1089,8	1079,9	9,9	99,1%	98	1,82	10	-1%
100	20,9%	1212,1	1199,8	12,4	99,0%	109	2,02	12	-1%
110	25,2%	1334,9	1319,6	15,3	98,9%	121	2,24	15	0%
120	29,9%	1458,4	1439,4	18,9	98,7%	134	2,47	19	1%
130	35,0%	1582,7	1559,2	23,5	98,5%	148	2,72	23	4%
140	40,8%	1707,9	1678,8	29,1	98,3%	163	3,00	28	5%
150	47,4%	1835,0	1798,2	36,7	98,0%	180	3,31	34	8%

Note:

\* misurato da 0,0003s a 0,0005s

Carico = corrente di carico

Dp = sfasamento di ponte calcolato come  $AVG(v(c))$

Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$

Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$

Pdiss = potenza dissipata calcolata come pin-pout

eff = efficienza calcolata come pout/pin

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(l6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(l5))$

Pcond = potenza dissipata per conduzione calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 6-4 Risultati di simulazione del modulo dimensionato ad ampio range




Figura 6-17 Forme d'onda e potenza dissipata sui MOSFET al secondario in funzione del carico del modulo dimensionato ad ampio range. Dettaglio delle commutazioni hard switching di accensione a basse correnti di carico e hard switching di spegnimento ad alte correnti di carico.

## 6.19 Descrizione

La simulazione è stata eseguita come in Figura 6-16 dove è stato riportato lo schema di simulazione. In questa simulazione il modulo precedentemente simulato come in Figura 6-14 è stato ridimensionato per migliorare ulteriormente l'efficienza nelle varie condizioni operative.

Sono state apportate diverse modifiche:

- Le resistenze di gate sono state ridotte da  $7,5\Omega$  a  $2,7\Omega$  in modo da sfruttare tutta la corrente dei MOSFET driver per velocizzare le commutazioni nei dispositivi.
- I tempi morti sono stati ottimizzati separatamente per primario e secondario e resi indipendenti dalla frequenza del convertitore. Al secondario sono risultati tempi morti negativi.
- Il rapporto di trasformazione è stato aumentato dividendolo per 0.9.
- Le induttanze del trasformatore sono state aumentate moltiplicandole per 1.3.

Sulle uscite dei MOSFET driver, simulati sempre con alimentazione tra 10V e -10V, al primario sono calcolabili tempi morti di 257,53ns, al secondario di -20,70ns.

I nuovi parametri del trasformatore, ottenuti sempre con accoppiamento  $K=0.99$ , sono: induttanza al primario  $L_p=7,5026\text{mH}$ , induttanza al secondario  $L_s=2,5133\mu\text{H}$ .

Comparando i risultati delle due simulazioni è stato possibile valutare il miglioramento con corrente di carico diversa da quella nominale.

## 6.20 Effetto sulle commutazioni

Al primario il modulo continua ad eseguire commutazioni soft switching.

Le commutazioni al secondario del modulo sono visibili in Figura 6-17. Tale figura mostra le stesse tracce che sono state mostrate in Figura 6-15.

La comparazione delle due figure ben evidenzia il funzionamento ottenuto dopo l'ottimizzazione che ha permesso di ampliare il range operativo del convertitore.

Nell'intervallo di tempo compreso tra 493,5us e 494,9us: V(s1), la tensione di uscita del semiponte costituito da M5 e M7, mostra che esso esegue cicli hard switching di commutazione di tipo buck per correnti inferiori al 70% di quella nominale nei quali il MOSFET M7 esegue commutazioni hard switching di accensione. I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 0,6kW a 1,1kW.

Aumentando la corrente di carico il semiponte costituito da M5 e M7 transisce verso cicli soft switching di commutazione di tipo boost nei quali il MOSFET M5 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni sono restati intorno a 1,6kW.

Nello stesso intervallo di tempo:  $V(s_2)$ , la tensione di uscita del semiponte costituito da M6 e M8, mostra che esso esegue cicli hard switching di commutazione di tipo boost per correnti inferiori a quella nominale, nei quali il MOSFET M6 esegue commutazioni hard switching di accensione. I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 0,8kW a 1,2kW.

Aumentando la corrente di carico il semiponte costituito da M6 e M8 transisce verso cicli soft switching di commutazione di tipo buck nei quali il MOSFET M8 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 1kW a 1,2 kW.

Nell'intervallo di tempo compreso tra 495,6 $\mu$ s e 497,0 $\mu$ s:  $V(s_1)$ , la tensione di uscita del semiponte costituito da M5 e M7, mostra che esso esegue cicli hard switching di commutazione di tipo boost per correnti inferiori al 70% di quella nominale nei quali il MOSFET M5 esegue commutazioni hard switching di accensione.

I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 0,6kW a 1,1kW.

Aumentando la corrente di carico il semiponte costituito da M5 e M7 transisce verso cicli soft switching di commutazione di tipo buck nei quali il MOSFET M7 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni sono restati intorno a 1,6kW.

Nello stesso intervallo di tempo:  $V(s_2)$ , la tensione di uscita del semiponte costituito da M6 e M8, mostra che esso esegue cicli hard switching di commutazione di tipo buck per correnti inferiori a quella nominale nei quali il MOSFET M8 esegue commutazioni hard switching di accensione.

I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 0,8kW a 1,2kW.

Aumentando la corrente di carico il semiponte costituito da M6 e M8 transisce verso cicli soft switching di commutazione di tipo boost nei quali il MOSFET M6 esegue commutazioni hard switching di spegnimento.

I picchi di potenza dissipata associati a tali commutazioni sono aumentati da 1kW a 1,2 kW.

Nel complesso si può quindi affermare che il nuovo dimensionamento ha aumentato i picchi di potenza dissipata malgrado la riduzione dell'energia di queste commutazioni.

Questo aumento dei picchi di potenza dissipata è dovuto al fatto che nelle commutazioni hard switching di accensione la corrente delle capacità parassite si somma alla corrente di carico che i MOSFET devono commutare. La riduzione delle resistenze di gate ha velocizzato le commutazioni aumentando questa corrente.

Nelle commutazioni hard switching di spegnimento la corrente delle capacità parassite si sottrae alla corrente di carico che i MOSFET devono commutare, tuttavia la riduzione dei picchi delle commutazioni hard switching di spegnimento è risultata mascherata dal fatto che con il nuovo dimensionamento tali commutazioni avvengono con una corrente di carico maggiore.

### 6.21 Ulteriori osservazioni

L'ottimizzazione globale delle prestazioni del convertitore per un ampio range di carico ha richiesto di accettare commutazioni di tipo hard switching di spegnimento presenti ad alte correnti di carico per ridurre le commutazioni hard switching di accensione presenti a basse correnti di carico come visibile in Figura 6-17.

Le commutazioni soft switching di accensione, quando la condizione di forte carico non è verificata, possono essere ottimizzate aumentando i tempi morti per evitare il parziale soft switching, o riducendoli con l'obiettivo di evitare la conduzione del diodo.

Tuttavia con forte carico il precedente spegnimento del MOSFET può dare origine a commutazione hard switching di spegnimento quando la tensione sulla capacità di uscita del semiponte varia troppo velocemente ed il MOSFET o il suo pilotaggio non risultano sufficientemente veloci per riuscire a spegnersi nella fase iniziale della rampa.

Queste commutazioni hard switching di spegnimento non sono modificabili variando la durata del dead time in quanto esso non influenza la velocità a cui varia la tensione sul nodo di uscita del semiponte.

L'approccio di migliorare le commutazioni hard switching di spegnimento aumentando la capacità di uscita del semiponte ed allungando contemporaneamente i tempi morti non è pratico se lo stesso semiponte in altre condizioni operative si trova a dover eseguire anche commutazioni di tipo hard switching di accensione in quanto queste ultime peggiorano fortemente caricandole capacitivamente.

Per lo stesso motivo anche gli snubber senza perdite, che riescono ad implementare capacità di uscita differenti a seconda del verso di variazione della tensione di uscita del semiponte e risultano utili quando i semiponti realizzano solo cicli buck o solo cicli boost, non sono applicabili al modulo esaminato.

Per tentare di migliorare le commutazioni hard switching di spegnimento praticamente si può sia aumentare il pilotaggio di gate del MOSFET riducendo la resistenza di gate fino ai limiti dati dalla massima corrente erogabile dal MOSFET driver e dal  $dV/dt$  dei

dispositivi, sia utilizzare MOSFET di tecnologia superiore e più costosi, altrimenti bisogna ridurre ulteriormente la corrente di ogni modulo.

Il miglioramento delle commutazioni hard switching di accensione può essere effettuato utilizzando MOSFET con un tempo di recupero in inversa inferiore, minimizzando la capacità di uscita, riducendo la corrente di carico, e in maniera più complessa e delicata, controllando il tempo morto per impedire sia la cross conduzione del semiponte sia la conduzione in diretta del diodo parassita ed il conseguente recupero.

Le commutazioni hard switching di spegnimento sono comunque preferibili alle commutazioni hard switching di accensione. In mancanza del controllo dei tempi morti c'è un fortissimo interesse a mantenere soddisfatta la condizione di soft switching di accensione a causa del lento recupero dei diodi parassiti nei MOSFET che compromette l'affidabilità del convertitore.

L'ottimizzazione dei tempi morti, per migliorare le commutazioni soft switching, è comunque di secondaria importanza rispetto all'ottimizzazione delle commutazioni hard switching che risultano presenti in un convertitore che deve funzionare con diverse condizioni operative.

Per eseguire invece un più semplice dimensionamento mirato in una singola condizione operativa l'attenzione va diretta anche alle commutazioni soft switching.

In tal caso, qualora per ottenere la condizione di perfetto soft switching di accensione non fosse possibile ridurre i tempi morti evitando la conduzione dei diodi parassiti dei MOSFET, si potrebbe ricorrere all'introduzione di condensatori per aumentare le capacità di uscita dei MOSFET. In tal caso questi condensatori offrono l'ulteriore vantaggio di evitare i meccanismi di commutazione presenti con forte carico che danno origine a commutazioni hard switching di spegnimento.

Così facendo si evitano le commutazioni hard switching di spegnimento e si possono ottimizzare più agilmente le commutazioni soft switching di accensione, a scapito di una riduzione del range di carico operativo del convertitore.

## 6.22 Risultati

Sebbene l'efficienza tenda generalmente ad aumentare aumentando lo sfasamento di semiponte a discapito dello sfasamento di ponte, e la potenza dissipata per conduzione dai MOSFET continui a ridursi fino a sfasamento di semiponte unitario, i risultati in Tabella 6-1 hanno mostrato la presenza di un picco di massima efficienza per valori di sfasamento di semiponte, che, per come è stato dimensionato il convertitore con i condensatori aggiuntivi, è risultato prossimo a 0,94.

Questo picco di efficienza, risultando a sfasamento di semiponte inferiore di 1 a causa della potenza dissipata per commutazione, ha indicato che la modulazione con doppio

slittamento di fase è risultata più conveniente da utilizzare rispetto alla più semplice modulazione rettangolare con singolo slittamento di fase.

Tale ottimizzazione spinta in condizioni nominali, come realizzata nella simulazione in Figura 6-1, è stata tuttavia eseguita a scapito delle prestazioni nelle altre condizioni operative. L'analisi rispetto al carico in Figura 6-12 ha infatti mostrato in Tabella 6-2 un rapido aumento della potenza totale dissipata dai MOSFET mentre ci si allontana dal carico nominale.

In particolare anche andando verso basse correnti di carico, la potenza totale dissipata dai MOSFET è aumentata malgrado la riduzione della potenza dissipata dai MOSFET per conduzione.

In particolare, con corrente di carico pari al 10%, la potenza dissipata è salita a 39,1W, e la stima del rapporto tra potenza dissipata per commutazione e potenza dissipata totale è risultata essere al 98%. In questa condizione si è visto che tutti i MOSFET al secondario passano a commutazioni di accensione di tipo hard switching, come ben visibile in Figura 6-13.


La semplice rimozione dei condensatori aggiunti al secondario che risultano deleteri per commutazioni hard switching di accensione, realizzata in Figura 6-14, ha infatti evidenziato in Tabella 6-3 un netto miglioramento dell'efficienza dei MOSFET a basse correnti di carico, limitando a 15,2W la potenza dissipata con corrente di carico pari al 10%.

Il picco di efficienza dei MOSFET del modulo è risultato ridotto a 98,9% con carico del 80%. Lo spostamento del picco di efficienza a più basse correnti di carico e la riduzione dell'efficienza osservata ad alte correnti è dovuta a commutazioni hard switching di spegnimento come visibile in Figura 6-15.

Malgrado questa riduzione dell'efficienza ad alti carichi, il dimensionamento senza condensatori al secondario è da considerarsi migliore in quanto permette di ridurre lo stress e le specifiche termiche limitando la massima potenza dissipata dai MOSFET sul range operativo con carico variabile dal 10% al 100% a soli 16,2W.

Il dimensionamento in Figura 6-16 ha permesso di migliorare l'efficienza dei MOSFET globalmente nel range operativo ed ha ottimizzato le commutazioni che sono risultate meglio distribuite tra commutazioni hard switching di accensione e hard switching di spegnimento come visibile in Figura 6-17. Come valutabile in Tabella 6-4 il modulo da 1200W ottenuto limita la potenza dissipata dai MOSFET sul range operativo con carico variabile dal 10% al 100% a 12,4W. Questa dissipazione di potenza si verifica a pieno carico ed è dominata dalle perdite per conduzione. Inoltre la dissipazione di potenza dei MOSFET con carico del 10% è limitata a soli 6W e dominata dalle perdite per commutazione. Il modulo presenta un picco di efficienza dei MOSFET, ovvero calcolata

utilizzando le sole perdite dei mosfet, al 99.2% con carico al 70%, come riportato anche in Figura 6-18



**Figura 6-18** Efficienza nel modulo

La connessione in parallelo con opportuno controllore di tre di questi moduli porta 3600W, e abilita schemi di ripartizione del carico in grado di far lavorare i singoli moduli in condizioni operative più ristrette sfruttando meglio la zona di lavoro a più alta efficienza nella quale sono più ridotte le commutazioni hard switching.



## 7 Soft start

In questa parte sono state analizzate tre diverse soluzioni al problema del controllo dei transistori all'accensione del convertitore, nei quali il convertitore si trova a lavorare con tensione di uscita inferiore alla nominale.

Per stabilire come conviene portare in sicurezza il convertitore a funzionamento operativo caricando le capacità di uscita senza superare le specifiche di corrente dei MOSFET e minimizzando la potenza dissipata sono state valutate le condizioni di avviamento del convertitore.

### 7.1 Metodo

L'identificazione delle possibili variabili di controllo ha permesso di valutare diverse strategie di controllo.

Si è scelto di concentrarsi sulle strategie più semplicemente implementabili.

Sono state considerate strategie facilmente implementabili quelle basate sulle azioni più semplici ovvero variazione lineare della variabile di controllo, limitazione della variabile di controllo, controllo in retroazione della variabile di controllo, variazione esponenziale della variabile di controllo, abilitazione del controllo.

Sono state quindi effettuate delle simulazioni di comparazione per discuterne pregi e difetti applicando i vari algoritmi di controllo ad uno stesso modulo ottimizzato senza tempi morti negativi.

## 7.2 Simulazione




Figura 7-1 Schema di simulazione dei transistori di soft start realizzati con triplo slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range.




Figura 7-2 Risultato della simulazione dei transistori di soft start realizzati con triplo slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range con modulazione in frequenza con graficati gli step fino a carico nominale. Sfasamento di semiponte al primario, sfasamento di ponte, corrente sulla capacità di stabilizzazione della tensione al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente al secondario, potenza dissipata nel ponte a secondario, tensione sulla capacità di stabilizzazione del ponte a secondario.

### 7.3 Descrizione

In Figura 7-1 è stato riportato lo schema di simulazione dei transistori di soft start realizzati con triplo slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range.

L'idea di implementare un controllo con triplo slittamento di fase mostrato è stata ottenuta ispirandosi alla teoria in [72].

Il controllo dello sfasamento di semiponte al primario è stato implementato dal generatore B10 che genera la tensione "V(g)".

Tale generatore crea una rampa crescente nel tempo saturata al valore del parametro "Dg" pari a 0,94.

Lo sfasamento di semiponte al secondario è invece stato mantenuto fisso al valore del parametro "Dg".

Il controllo dello sfasamento di ponte è stato implementato dal generatore "B1" che, dopo filtraggio passa basso, genera la tensione di controllo "V(c)".

Tale generatore genera la tensione espressa nel codice LTspice come  $V=(\text{limit}((\text{idt}((12-V(+))*8000*fn*(V(+)>11))+(12-V(+))),-0.2,0.5*Load-0.04))$

Il codice mostra che è stato utilizzato un controllore proporzionale integrale ad integrazione post abilitata, saturato ad un valore dipendente dal carico.

Le misure della corrente di carico e della tensione sul ponte di uscita servono per implementare questo controllo.

L'azione ottenuta da questi controllori sulle variabili di controllo sono visibili in Figura 7-2 dove sono state riportate anche la tensione "V(g)" e la tensione "V(c)".

Con questo controllore lo sfasamento di ponte inizialmente aumenta ad anello aperto fino a saturare ad un valore dipendente dalla corrente di carico del convertitore, successivamente quando la tensione di uscita supera gli 11V viene abilitata la parte integrale del controllore. La retroazione si attiva successivamente quando il controllore esce dalla saturazione della variabile di controllo, e ciò avviene in tempi diversi a seconda del carico.

Si è visto in simulazione che scegliere di far saturare la rampa che controlla lo sfasamento di semiponte al primario nell'intorno di tali tempi permette di velocizzare i transistori ottenendo una soddisfacente limitazione della corrente iniziale.

## 7.4 Simulazione




Figura 7-3 Schema di simulazione dei transistori di soft start realizzati con doppio slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range.




Figura 7-4 Risultato della simulazione dei transistori di soft start realizzati con doppio slittamento di fase senza modulazione in frequenza del modulo dimensionato ad ampio range con graficati gli step fino a carico nominale. Sfasamento di semiponte, sfasamento di ponte, corrente sulla capacità di stabilizzazione della tensione al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario, tensione sulla capacità di stabilizzazione del ponte a secondario.

## 7.5 Descrizione

Le uniche differenze tra lo schema di simulazione in Figura 7-3 e quello in Figura 7-1 sono che in Figura 7-3:

- Gli sfasamenti di semiponte al primario e al secondario sono stati mantenuti uguali realizzando un controllo con doppio slittamento di fase.
- La rampa che genera lo slittamento di semiponte è stata modificata, riducendone la pendenza, per adattarla alla più lenta crescita della tensione in uscita, e inizializzata a 0,2 invece che a zero, per ridurre la perdita di tempo iniziale.

## 7.6 Simulazione




Figura 7-5 Schema di simulazione dei transistori di soft start realizzati con modulazione in frequenza del modulo dimensionato ad ampio range.




Figura 7-6 Risultato della simulazione dei transistori di soft start realizzati con modulazione in frequenza del modulo dimensionato ad ampio range con graficati gli step fino a carico nominale. Frequenza del convertitore, sfasamento di ponte, corrente sulla capacità di stabilizzazione della tensione al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario, tensione sulla capacità di stabilizzazione del ponte a secondario.

## 7.7 Descrizione

In Figura 7-5 è stato riportato lo schema di simulazione dei transistori di soft start realizzati con modulazione in frequenza.

Rispetto allo schema in Figura 7-1, gli sfasamenti di semiponte al primario e al secondario sono stati mantenuti uguali ed impostati al valore in cui si ottiene la maggiore efficienza perché, in questo schema, il controllo dello sfasamento di semiponte al primario, è stato sostituito dal controllo in frequenza del modulo.

Per permettere tale controllo in frequenza, la fase nei coseni del modulatore è stata resa proporzionale all'integrale temporale della frequenza istantanea del convertitore.

Il controllo in frequenza è stato implementato con andamento esponenziale decrescente: la frequenza iniziale è stata impostata a 600kHz, pari al triplo della frequenza di regime del convertitore, e la costante di tempo è stata scelta pari a 150us.

In Figura 7-6 la tensione "V(f)" rappresenta la frequenza di funzionamento istantanea del convertitore.

In tale implementazione, i tempi morti sono stati lasciati dipendere dal periodo di commutazione istantaneo del convertitore, è quindi stato lasciato spazio a ulteriori miglioramenti.

## 7.8 Discussione

Utilizzando lo stesso schema di modulazione utilizzato a regime le variabili di controllo a disposizione per l'ottimizzazione della partenza sono sempre i tre slittamenti di fase e la frequenza del convertitore.

Dalle simulazioni eseguite a regime alla tensione di uscita nominale si è visto che in termini di efficienza conviene affidarsi alle variabili di controllo quali sfasamento di ponte e frequenza portante.

Nella partenza invece, quando la tensione di uscita è più lontana dalla tensione nominale, il controllo dello sfasamento di ponte risulta meno influente. In particolare quando la tensione di uscita è zero, la tensione di pilotaggio del secondario del trasformatore non dipende dai modi di conduzione del ponte al secondario, e la forma delle correnti nel trasformatore dipende solo dal pilotaggio del primario.

Per ridurre le correnti nel trasformatore quando la tensione di uscita è nulla le variabili di controllo disponibili per la corrente risultano quindi lo sfasamento di semiponte al primario e la frequenza portante. Lo sfasamento di ponte e lo sfasamento di semiponte al secondario si possono quindi utilizzare per ottimizzare il trasferimento di carica alle capacità di uscita del convertitore.

Con vari approcci si è cercato di applicare la teoria del controllo con triplo slittamento di fase illustrata in [72] e variazione in frequenza [73].

La versione con triplo slittamento di fase senza modulazione in frequenza considerata in Figura 7-1 mantiene fisso lo sfasamento di semiponte al secondario ed aumenta linearmente quello al primario per permettere al convertitore di attraversare velocemente la zona di transizione tra il controllo adatto per le più basse tensioni di uscita e quello utilizzato a regime. Nella zona di transizione tra i due schemi di modulazione con forma di corrente simile a rettangolare, la forma d'onda della corrente è risultata simile ad un'onda triangolare, perciò il suo valore massimo è poco riducibile. L'ampiezza della corrente in questa zona di transizione è comunque stata controllata limitando anche lo sfasamento di ponte nelle fasi iniziali fino a che non è intervenuto il controllore proporzionale integrale ad integrazione post-abilitata.

L'approccio in Figura 7-3 ha sfruttato sempre il controllo dello sfasamento di ponte ma ha implementato il doppio slittamento di fase senza modulazione in frequenza nel quale lo sfasamento di semiponte, uguale per primario e secondario, è stato fatto aumentare linearmente alla partenza.

In Figura 7-5, la modulazione in frequenza per il soft start, è stata combinata con il controllo dello sfasamento di ponte, ha aumentato la frequenza di commutazione nei transistori iniziali aumentando il numero di commutazioni a scapito di un ulteriore affaticamento dei MOSFET driver.

La comparazione tra questi metodi è stata effettuata confrontando Figura 7-2, Figura 7-4, e Figura 7-6, le quali sono rispettivamente i risultati delle simulazioni in Figura 7-1, Figura 7-3, e Figura 7-5.

La modulazione in frequenza può tuttavia essere utilizzata anche in combinazione con gli altri schemi di modulazione già mostrati per aumentare ulteriormente l'efficienza ed il trasferimento di potenza nel transitorio iniziale.

## 7.9 Risultati

Dal punto di vista della corrente " $i(L6)$ " nel secondario trasformatore, essa è risultata limitata più efficacemente dallo schema con modulazione in frequenza, e meno efficacemente dallo schema con triplo slittamento di fase.

Dal punto di vista della velocità del transitorio, esso è risultato più veloce nello schema con triplo slittamento di fase, e più lento nello schema con doppio slittamento di fase senza modulazione in frequenza.

Dal punto di vista della potenza dissipata per commutazione, essa è risultata minore nello schema con triplo slittamento di fase, e maggiore nello schema con modulazione in frequenza, per picchi più ravvicinati e di potenza maggiore.



## 8 Trasferimento di potenza

Questa parte si concentra sulla comparazione e selezione dello schema di modulazione del trasferimento di potenza, ovvero l'algoritmo di controllo della topologia. I trasferimenti di potenza sono stati simulati nelle varie condizioni di carico, avvicinandosi alla risonanza ed in caso di guasto.

Gli algoritmi di modulazione direttamente confrontati sono il pilotaggio con slittamento di fase al ponte primario e raddrizzamento sincrono al ponte secondario implementato in Figura 8-1, il pilotaggio con doppio slittamento di fase implementato in Figura 8-3 e il pilotaggio con PWM simmetrico implementato in Figura 8-5.

Il confronto tra PWM simmetrico e PWM asimmetrico non è stato sviluppato in quanto il PWM asimmetrico è una approssimazione del PWM simmetrico che viene utilizzata semplicemente per la sua facilità di implementazione con gli attuali controllori di PWM digitali, e teoricamente introduce solamente un lieve spostamento in frequenza a fronte di una variazione del duty cycle.

Le comparazioni dello schema di modulazione del trasferimento di potenza sono state eseguite utilizzando la topologia DAB.

Per valutare l'effetto della risonanza sul trasferimento di potenza, in Figura 8-7 è stato quindi effettuato il confronto tra la topologia DAB LLC non risonante e la topologia DAB LLC quasi risonante utilizzando l'algoritmo di controllo più promettente.

Si è quindi scelto di valutare la bidirezionalità del trasferimento di potenza in un modulo fail operational controllato in corrente, implementato mediante la topologia CLLC DAB in Figura 8-13.

Successivamente il trasferimento di potenza è stato valutato nelle condizioni di guasto implementate in Figura 8-15 e Figura 8-18.

### 8.1 Controllo con raddrizzamento sincrono

Questa parte confronta un modulo di convertitore PSFB realizzato con raddrizzamento sincrono al ponte secondario, rispetto ad un modulo controllato con doppio slittamento di fase, entrambi alimentati in tensione da entrambi i lati.

In questa topologia si è adottata l'alimentazione in tensione al secondario per evitare i pericolosi picchi di tensione che erano precedentemente stati evidenziati con l'alimentazione in corrente.

Sebbene il controllo con doppio slittamento di fase ha mostrato prestazioni nettamente migliori e le simulazioni valutano sfavorevolmente il risultato finale qui ottenuto, anche il controllo con raddrizzamento sincrono è interessante perché teoricamente è più facilmente implementabile e permette comunque buone prestazioni.

La discussione della combinazione topologica di raddrizzamento sincrono e alimentazione in tensione confrontata con la controparte alimentata in corrente valutata in "Full bridge al primario e push pull in corrente al secondario" è anche servita per evidenziare che l'utilizzo delle commutazioni ZCS è incompatibile con un convertitore bidirezionale e per questo motivo nel capitolo "Selezione topologica" sono state considerate le topologie che sfruttano le commutazioni ZVS da entrambi i lati.

## 8.1.1 Simulazioni del controllo con il raddrizzamento sincrono




Figura 8-1 Schema di simulazione della topologia DAB con raddrizzamento sincrono al ponte secondario, a diverse correnti di carico.




Figura 8-2 Risultato della simulazione della topologia DAB con raddrizzamento sincrono al ponte secondario, a diverse correnti di carico. Potenza dissipata nel ponte a secondario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, tensione al ponte secondario, tensione di uscita.

Parametri	Misure:								
Carico [A]	Dp*	Pin* [W]	Pout* [W]	Pdiss [W]	eff	il6rms* [A]	il5rms* [A]	Pcond [W]	swpowratio
10	19%	144	120	24	83%	26	0,5	1	97%
20	31%	262	240	22	91%	39	0,8	2	93%
30	37%	382	360	22	94%	51	1,0	3	87%
40	43%	509	480	28	94%	63	1,3	4	85%
50	51%	632	600	32	95%	73	1,5	6	82%
60	53%	747	721	27	96%	84	1,7	8	71%
70	59%	863	840	23	97%	93	1,9	9	59%
80	62%	987	959	28	97%	104	2,1	12	58%
90	67%	1118	1080	39	97%	113	2,3	14	64%
100	69%	1235	1199	36	97%	123	2,5	16	55%

Note:

\* misurato da 0,0003s a 0,0004s

Carico = corrente di carico

Dp = sfasamento di ponte calcolato come  $\text{AVG}(v(c))$

Pin = potenza in ingresso calcolata come  $\text{AVG}(-v(\text{in}) \cdot i(v6))$

Pout = potenza in uscita calcolata come  $\text{AVG}(v(\text{out}) \cdot i(r2))$

Pdiss = potenza dissipata calcolata come  $\text{pin} - \text{pout}$

eff = efficienza calcolata come  $\text{pout} / \text{pin}$

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $\text{RMS}(i(l6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $\text{RMS}(i(l5))$

Pcond = potenza dissipata per conduzione calcolata come  $2 \cdot 0.35 \cdot \text{il5rms}^2 + 2 \cdot 0.0004 \cdot \text{il6rms}^2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(\text{pin} - \text{pout} - \text{pcond}) / (\text{pin} - \text{pout})$

**Tabella 8-1 Risultato della simulazione della topologia DAB con raddrizzamento sincrono al ponte secondario, a diverse correnti di carico.**

### 8.1.2 Discussione risultati e conclusioni

Lo schema di DAB con raddrizzamento sincrono in Figura 8-1 mostra un modulo di un convertitore che sfrutta il controllo con slittamento di fase al primario e raddrizzamento sincrono al secondario. Il controllo dello slittamento di fase del modulo è stato effettuato mediante retroazione in modo da potersi adattare automaticamente alle diverse condizioni di carico per le quali è stata iterata la simulazione.

Il raddrizzamento sincrono idealmente funziona come uno schema che al secondario presenta un ponte passivo formato da diodi, ma la realizzazione a MOSFET permette minori perdite rispetto ai diodi perché la caduta di tensione sui diodi in fase di conduzione viene ridotta a pochi millivolt.

L'idea alla base del raddrizzamento sincrono è quella di sfruttare tutta la corrente circolante nel secondario per caricare la capacità di uscita del convertitore, impedendo quindi alla stessa capacità di scaricarsi sul secondario del trasformatore invece che sul carico.

Questo modo di procedere porta ad uno schema di controllo con trasferimento di potenza intrinsecamente mono direzionale.

Siccome il modulo progettato per funzionare con raddrizzamento sincrono non presenta i soli diodi al secondario, la bidirezionalità del trasferimento di potenza nel modulo, idealmente potrebbe essere garantita comunque riconfigurando l'algoritmo di controllo. Tuttavia a causa della forte differenza tra il rapporto di trasformazione del convertitore e quello del trasformatore, le prestazioni risulterebbero scadenti.

Per implementare lo schema del raddrizzatore sincrono come mostrato in Figura 8-1 è necessario un sensore di corrente che misura la corrente che scorre nel secondario del trasformatore.

La corrente misurata da questo sensore viene comparata con due correnti di soglia mediante comparatori ultra veloci che generano i comandi di pilotaggio ai MOSFET driver.

In Figura 8-1 l'introduzione di una soglia di 45A rispetto allo zero nella comparazione della corrente risulta necessaria sia per evitare la cross conduzione dei semiponti tramite generazione di tempi morti, sia per compensare i ritardi di propagazione dei segnali ai gate dei MOSFET che risultano particolarmente critici per la generazione di commutazioni hard switching di spegnimento, che possono verificarsi dopo che la corrente cambia di verso.

L'accensione dei MOSFET viene così comandata quando nei loro diodi parassiti scorre una corrente diretta superiore a circa 45A. In questo modo al secondario il soft switching di accensione rimane sempre garantito e, come visibile in Figura 8-2, la potenza istantanea di picco dissipata sui MOSFET al secondario risulta sempre inferiore a 90W.

Questo perché all'accensione del MOSFET la corrente che scorreva nel diodo parassita in conduzione diretta viene deviata nel canale del MOSFET, la potenza dissipata risulta quindi limitata perché la commutazione avviene alla tensione di conduzione del diodo parassita.

Allo spegnimento del MOSFET del secondario possono verificarsi commutazioni hard switching di spegnimento dovute al ritardo di propagazione tra il comparatore ed il gate del MOSFET. Queste commutazioni possono essere migliorate tranquillamente aumentando le capacità di uscita dei MOSFET al secondario perché questi MOSFET con questo algoritmo di pilotaggio non si trovano mai a dovere eseguire commutazioni hard switching di accensione.

Per questo motivo in Figura 8-1 sono state inserite le due capacità da 100nF che hanno ridotto i picchi di potenza dissipata dovuti a queste commutazioni hard switching di spegnimento al di sotto dei picchi di potenza dissipata dai diodi parassiti per conduzione diretta. Infatti in Figura 8-2 i picchi di potenza dissipata dovuti alla conduzione di questi ultimi, sono risultati quelli di ampiezza maggiore.

Diversamente dal lato secondario, nel ponte al primario si verificano commutazioni hard switching di accensione; in particolare il semiponte a fase dominante esegue solo commutazioni hard switching di accensione, che tuttavia non coinvolgono il recupero dei diodi parassiti, perché si verificano nella condizione in cui nel trasformatore scorre una limitata corrente di assestamento oscillante attorno al valore nullo dovuta alla risonanza del secondario del trasformatore con le capacità di uscita dei semiponti al secondario.

Il controllo con raddrizzamento sincrono al secondario è risultato fortemente sconveniente sia rispetto al doppio slittamento di fase, e come è visibile in Tabella 8-1, questo convertitore mostra efficienza di picco dei MOSFET pari a 97% con un carico del 70% e presenta un picco di potenza media dissipata di 39W.

La principale causa di inefficienza di questo convertitore è dovuta alla potenza dissipata per le commutazioni hard switching di accensione nel ponte al primario, che permangono con qualsiasi condizione di carico.

L'inefficienza di questo convertitore ad alte correnti di carico è dovuta alla potenza dissipata per conduzione diretta nei diodi parassiti al secondario e anche al fatto che la forma pseudo triangolare della corrente che scorre negli avvolgimenti, visibile in Figura 8-2, non consente di minimizzare le perdite per conduzione tanto quanto una forma rettangolare o sinusoidale.

Ulteriore svantaggio conseguente alla forma triangolare delle correnti nel trasformatore è che bisogna aumentare le capacità dei condensatori di stabilizzazione per ottenere lo stesso valore di ripple ottenibile da un convertitore che utilizza il controllo con doppio slittamento di fase.

Questo perché il controllo con doppio slittamento di fase permette di ottenere forme di corrente nel trasformatore più rettangolari.

La potenza dissipata per conduzione diretta dei diodi parassiti con questo tipo di controllo non risulta ulteriormente riducibile abbassando la soglia della comparazione di corrente perché diminuendo quest'ultima il tempo morto risulta talmente ridotto da mandare entrambi i semiponti del secondario in cross-conduzione a causa della lentezza dei MOSFET.

Teoricamente può invece essere ridotta con un altro tipo di controllore che aggiusta la soglia di corrente in funzione del tipo di commutazione che il MOSFET deve eseguire, diminuendola nelle accensioni.

L'effetto della potenza dissipata per la conduzione in diretta dei diodi parassiti in Tabella 8-1 è stata considerata assieme alla potenza dissipata per commutazione, e questi due contributi non sono stati singolarmente valutati.

Utilizzando il raddrizzamento sincrono con il ponte al secondario, l'unica variabile di controllo per il convertitore risulta lo slittamento di fase al primario che deve essere utilizzata sia per il controllo a regime, sia per il controllo negli stati iniziali di transitorio.

Rispetto allo schema con doppio slittamento di fase, lo schema di controllo con raddrizzamento sincrono risulta molto più limitato dalle induttanze di dispersione nel trasferire la potenza a secondario, a tal punto che non è stato possibile utilizzare lo stesso trasformatore per il confronto. Infatti utilizzando lo stesso trasformatore la tensione di uscita a carico non riesce ad arrivare al valore di riferimento. Per mantenere un buon trasferimento di potenza, in Figura 8-1 si è aumentato il rapporto di trasformazione del trasformatore moltiplicandolo per 1,3.

Una capacità non risonante di disaccoppiamento è già stata introdotta in serie al primario per prevenire lo sviluppo della componente continua nel primario del trasformatore qualora si verifici un guasto in uno dei MOSFET al primario.

L'utilizzo di questa capacità può dare origine a instabilità in alcune condizioni operative a causa degli effetti di risonanza che rendono più difficile il dimensionamento del controllore ed obbligano a limitarne il guadagno. Ma in tutte le condizioni di carico mostrate in Figura 8-2 il comportamento del controllore si è mantenuto stabile.

## 8.2 Confronto tra doppio slittamento di fase e PWM simmetrico

Questa parte confronta due validi algoritmi di controllo per il DAB che sono molto simili.

Comprendere meglio la differenza tra gli algoritmi di controllo basati su slittamento di fase e quelli basati su PWM può aiutare il progettista nella realizzazione di un convertitore a migliori prestazioni.

## 8.2.1 Simulazione del controllo con doppio slittamento di fase




Figura 8-3 Schema di simulazione di riferimento di un modulo DAB pilotato con doppio slittamento di fase.




Figura 8-4 Simulazione di riferimento di un modulo DAB pilotato con doppio slittamento di fase. Tensioni di gate source dei MOSFET a primario, correnti dei MOSFET a primario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario.

Parametri	Misure:								
Dg	Dp*	Pin*	Pout*	Pdiss	eff	il6rms*	il5rms*	Pcond	swpowratio
		[W]	[W]	[W]		[A]	[A]	[W]	
0,6	26%	1245	1198	46	96%	143	2,2	20	58%
0,8	18%	1235	1199	36	97%	118	1,8	13	63%
0,95	16%	1220	1199	21	98%	107	1,6	11	48%

Note:

\* misurato da 0,0001s a 0,0002s

Dg = sfasamento di semiponte

Dp = sfasamento di ponte calcolato come  $AVG(v(c))$

Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$

Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$

Pdiss = potenza dissipata calcolata come pin-pout

eff = efficienza calcolata come pout/pin

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(l6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(l5))$

Pcond = potenza dissipata per conduzione calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 8-2 Risultati della simulazione di riferimento di un modulo DAB pilotato con doppio slittamento di fase.

## 8.2.2 Simulazione del controllo con PWM simmetrico




Figura 8-5 Schema di simulazione di riferimento di un modulo DAB pilotato con PWM simmetrico.




Figura 8-6 Simulazione di un modulo DAB pilotato con PWM simmetrico. Tensioni di gate source dei MOSFET a primario, correnti dei MOSFET a primario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario.

Parametri	Misure:								
D	Dp*	Pin*	Pout*	Pdiss	eff	il6rms*	il5rms*	Pcond	swpowratio
		[W]	[W]	[W]		[A]	[A]	[W]	
0,6	26%	1244	1199	46	96%	143	2,2	20	57%
0,8	18%	1236	1199	37	97%	118	1,8	13	64%
0,95	15%	1220	1199	21	98%	107	1,6	11	48%
<p>Note:</p> <p>* misurato da 0,0001s a 0,0002s</p> <p>D = PWM di semiponte</p> <p>Dp = sfasamento di ponte calcolato come <math>AVG(v(c))</math></p> <p>Pin = potenza in ingresso calcolata come <math>AVG(-v(in)*i(v6))</math></p> <p>Pout = potenza in uscita calcolata come <math>AVG(v(out)*i(r2))</math></p> <p>Pdiss = potenza dissipata calcolata come <math>pin-pout</math></p> <p>eff = efficienza calcolata come <math>pout/pin</math></p> <p>il6rms = corrente quadratica media del secondario del trasformatore calcolata come <math>RMS(i(I6))</math></p> <p>il5rms = corrente quadratica media del primario del trasformatore calcolata come <math>RMS(i(I5))</math></p> <p>Pcond = potenza dissipata per conduzione calcolata come <math>2*0.35*il5rms**2+2*0.0004*il6rms**2</math></p> <p>swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come <math>(pin-pout-pcond)/(pin-pout)</math></p>									

Tabella 8-3 Risultati della simulazione di un modulo DAB pilotato con PWM simmetrico.

### 8.2.3 Discussione risultati e conclusioni

Per effettuare il confronto tra questi due schemi di modulazione, in Figura 8-3 si è inizialmente dimensionato un modulo pilotato con doppio slittamento di fase [74] per avere ampio range di carico e simmetria nella bidirezionalità del trasferimento di potenza con tratti di corrente orizzontali nel trasformatore. Questo dimensionamento è stato scelto sia per estendere la zona in cui è verificata la condizione di soft switching, sia per ridurre il valore quadratico medio della corrente nel secondario e le relative perdite per conduzione. Si è quindi voluto valutare in queste condizioni se il cambiamento dello schema di modulazione possa migliorare o influenzare le perdite di commutazione. Il confronto tra i due schemi di modulazione è stato effettuato senza modificare il valore di nessun componente cambiando lo schema di pilotaggio a PWM simmetrico come in Figura 8-5.

Il controllo in retroazione dello sfasamento di ponte ha permesso di effettuare la comparazione dello schema di pilotaggio a pari corrente di carico.

Per fornire una comparazione più significativa, mantenendo comunque una certa visibilità dei risultati, si è scelto di iterare la comparazione per tre valori distinti dello sfasamento di semiponte in Figura 8-3, con gli stessi valori di PWM in Figura 8-5.

Come visibile dal confronto della Figura 8-4 con la Figura 8-6, lo schema di pilotaggio con PWM simmetrico è risultato coincidente con lo schema con doppio slittamento di fase dal punto di vista dei livelli di pilotaggio del trasformatore, ma le correnti nei MOSFET hanno forma diversa e differisce anche la potenza dissipata. Le tracce rosse sono quelle che hanno fornito la maggiore efficienza e sono state ottenute con il valore più elevato di PWM o sfasamento di semiponte, in simulazione pari al 95%.

La differenza di questi due algoritmi di modulazione è facilmente valutabile considerando anche solo i MOSFET del lato primario, in quanto in entrambi gli schemi di modulazione i MOSFET del ponte al secondario presentano gli stessi segnali di pilotaggio presenti al primario, ma sfasati dello sfasamento di ponte.

La differenza tra i due algoritmi di modulazione è presente nei modi di conduzione che cortocircuitano il trasformatore. In particolare nello schema di pilotaggio con slittamento di fase, questi modi di conduzione che cortocircuitano il primario del trasformatore vengono realizzati alternativamente dai due MOSFET connessi all'alimentazione inferiore, e dai due MOSFET connessi all'alimentazione superiore. Nell'algoritmo con modulazione PWM, il primario viene invece cortocircuitato sempre dagli stessi due MOSFET.

I due schemi di pilotaggio risultano invece identici rispetto ai modi di conduzione che pilotano attivamente il trasformatore a livello non nullo, e generano gli stessi livelli di tensione sul trasformatore ridisponendo l'ordine di commutazione dei semiponti; in particolare vengono riposizionate anche le asimmetrie della potenza dissipata tra i vari MOSFET.

Nello schema con PWM simmetrico, al primario come al secondario, le forme di corrente risultano simili tra i due MOSFET connessi al livello basso dell'alimentazione e tra i due MOSFET connessi al livello alto.

Nello schema con slittamento di fase, al primario come al secondario, le forme di corrente risultano simili tra i due MOSFET in un semiponte e tra i due MOSFET nell'altro semiponte.

Nel controllo con slittamento di fase i due semiponti a fase dominante raggiungono temperature superiori, e ciò è analogo a quello che succede nel convertitore a ponte intero [75].

Lo schema con slittamento di fase stressa quindi i due semiponti di ogni ponte in maniera tra loro differente. Ciò significa che quando un semiponte giunge a fine vita, l'altro possiede ancora vita residua.

Nella Figura 8-4 e nella Figura 8-6 per evidenziare queste asimmetrie tra le correnti sono state riportate solo le forme di corrente dei MOSFET del ponte al primario e la potenza dissipata sui MOSFET al secondario.

Come visibile dal confronto della Tabella 8-2 con la Tabella 8-3, le due simulazioni hanno mostrato una differente efficienza che risulta più marcata quando il duty cycle si riduce e lo sfasamento di ponte aumenta.

Questa lieve differenza può risultare influenzata anche dalla mancata riottimizzazione delle capacità di uscita dei semiponti, che può risultare necessaria a causa della riorganizzazione delle correnti nei MOSFET e alle leggere approssimazioni introdotte nei tempi morti, ma risulta limitata alle cifre decimali.

Nella simulazione è comunque risultato che lo schema di controllo con slittamento di fase permette di raggiungere una maggiore efficienza rispetto allo schema con PWM simmetrico nelle condizioni operative, condizioni in cui lo sfasamento di semiponte aumenta e lo sfasamento di ponte si riduce.

Quando invece lo sfasamento di semiponte si riduce e lo sfasamento di ponte aumenta è risultato migliore lo schema di controllo con PWM simmetrico.

La principale differenza tra lo schema di pilotaggio con slittamento di fase e il PWM simmetrico è la forma di tensione sui segnali di pilotaggio dei gate, infatti lo schema di pilotaggio con slittamento di fase fornisce delle forme d'onda sempre rettangolari con duty cycle del 50%, mentre lo schema di modulazione con PWM simmetrico fornisce delle forme di tensione il cui duty cycle varia idealmente dallo 0% al 100%.

Nell'algoritmo di controllo con slittamento di fase, la definizione dei segnali di controllo dipende dalla loro fase relativa e se le forme di tensione con cui vengono pilotati i gate dei MOSFET risultano lente ovvero squadrate male, ciò non influisce sul valore di controllo, ma crea solamente maggiori perdite di commutazione nei dispositivi.

Nello schema di controllo con PWM simmetrico, invece, per ottenere una buona definizione sui PWM più stretti serve mantenere una buona definizione della forma d'onda di tensione, ottenibile utilizzando della logica che mostra tempi di salita e discesa più ridotti.

Il verificarsi di PWM molto stretti non avviene a regime, ma solamente per condizioni di funzionamento poco operative come ad esempio quando si sfrutta questo tipo di controllo nella partenza del convertitore.

In queste condizioni il duty cycle si allontana molto dal 50% ed idealmente la generazione dei segnali diventa tecnologicamente più complessa rispetto all'algoritmo con doppio slittamento di fase.

Tuttavia le specifiche sulla potenza dissipata dai MOSFET richiedono in ogni caso dei segnali di gate ben squadrate, rendendo questa differenza praticamente irrilevante.

In pratica il controllo con PWM asimmetrico di un ponte intero può essere facilmente realizzato utilizzando un controllore di PWM progettato per stadio push pull, le cui due uscite vanno a pilotare dei driver per semiponte.

Il controllo con slittamento di fase di un ponte intero invece vede già la presenza di controllori a slittamento di fase commerciali.

Tuttavia non sono ancora disponibili in commercio controllori dedicati per realizzare interamente la topologia DAB.

Attualmente il controllo bidirezionale dello slittamento di fase presente tra i due ponti può essere forse realizzato più facilmente nel caso del controllo con slittamento di fase utilizzando una linea di ritardo differenziale o un PLL, ma comunque richiede lo sviluppo di nuovi integrati analogici dedicati e rimangono più pratiche le soluzioni che utilizzano controllori digitali.

Il controllo con PWM simmetrico, a differenza del controllo con slittamento di fase, genera un segnale di tensione sui gate nel quale il valore medio di tensione e il contenuto armonico dipendono dal valore del PWM. Questo tipo di segnale rende non pratico l'eventuale utilizzo di trasformatori di segnale che invece potrebbero rivelarsi interessanti, con il controllo a doppio slittamento di fase, per il pilotaggio di gate driver a differenti livelli di tensione, o per aumentare le tensioni di isolamento del convertitore.

La non praticità relativa all'uso di questi trasformatori di segnale col pilotaggio PWM è dovuta alla saturazione del nucleo del trasformatore sottoposto ad una corrente continua dipendente dal valore del PWM. Utilizzando un condensatore di disaccoppiamento per bloccare questa componente continua, quello che si ottiene è un segnale di pilotaggio al gate driver che trasla a seconda del valore di PWM.

Sebbene la simulazione di confronto non si sia rivelata molto discriminante, dall'analisi globale sembra preferibile il controllo con slittamento di fase.

L'equivalenza tra slittamento di fase e PWM, per il pilotaggio del trasformatore, può essere estesa e valutata anche rispetto al controllo con triplo slittamento di fase descritto in [72], il quale al primario e secondario mostra differenti sfasamenti di semiponte.

Il controllo con triplo slittamento di fase è un tipo di controllo molto complesso perché presenta tre variabili di controllo, le quali possono dare origine a numerosi modi di funzionamento come anche visibile nell'immagine in [76]. Ciò permette di ottimizzare meglio l'efficienza sia rispetto al carico variabile, sia rispetto alla tensione di uscita variabile.

Nel controllo PWM, i due sfasamenti di semiponte, tipici del controllo con triplo slittamento di fase, si trasformano in due distinti valori di PWM. Con tale tipo di controllo

sono stati sviluppati diversi algoritmi che prendono il nome di DPWM [77] o CPWM [78] o DSPWM [79] o UPWM [80].

In tali articoli vengono mostrate le possibilità di ottenere il soft switching a più ampio range saltando a diversi modi di funzionamento del convertitore a cui sono associati diversi algoritmi di controllo; tuttavia tali transizioni non sono state investigate e questa possibilità risulta ancora da valutare anche perché gli articoli sembrano non considerare la possibile presenza di commutazioni hard switching di spegnimento.

Mantenendo sempre gli stessi livelli di pilotaggio sul trasformatore, due ulteriori soluzioni ibride tra questi due metodi di controllo possono essere create ed analizzate dal lettore per semplificare un'eventuale realizzazione pratica.

La prima utilizza controllo con slittamento di fase al primario, PWM al secondario, e sfasamento di ponte.

La seconda utilizza PWM al primario, slittamento di fase al secondario, e sfasamento di ponte.

Queste possibili soluzioni presentano tutte tre variabili di controllo e possono implementare i più complessi algoritmi di modulazione.

In [81] ad esempio l'ottimizzazione del convertitore a doppio ponte attivo (DAB) evidenzia che allontanandosi dal rapporto di tensione fissato dal trasformatore, altri tipi di modulazione, come la modulazione trapezoidale o quella triangolare, permettono di migliorare l'efficienza rispetto alla modulazione a singolo slittamento di fase tra primario e secondario.

Tutte queste modulazioni sono casi particolari di controllo ottenibili con le tre variabili indicate alle quali si può aggiungere il controllo in frequenza tipico delle topologie risonanti.

### 8.3 Doppio slittamento di fase in quasi risonanza

In bibliografia sono presenti molti articoli che descrivono schemi di controllo sia in non risonanza, sia in risonanza. La condizione di quasi risonanza è una condizione intermedia che teoricamente offre prestazioni intermedie tra le due situazioni permettendo un'ottimizzazione delle specifiche, infatti il dimensionamento in quasi risonanza viene solitamente impiegato per convertitori LLC. Questa parte è stata sviluppata per valutare come il controllo con doppio slittamento di fase, che si è mostrato molto promettente in condizione di non risonanza, si comporti avvicinandosi alla frequenza di risonanza.

Per dare ad un singolo modulo capacità di funzionamento residua a fronte di un guasto è necessario inserire due capacità di disaccoppiamento in serie al primario e al secondario per bloccare la componente continua che in caso di guasto saturerebbe il nucleo di ferrite del trasformatore. Ciò è stato effettuato realizzando la topologia CLLC

DAB che verrà analizzata nel prossimo sottocapitolo. Così facendo idealmente si potrebbe sfruttare l'abilità di commutazione residua interna al singolo modulo per garantire comunque un trasferimento di potenza residuo. Tuttavia, per garantire il funzionamento non risonante, le due capacità introdotte risulterebbero eccessivamente voluminose e pesanti.

Per ridurre il volume di questi due condensatori bisogna ridurre la capacità, avvicinando la frequenza di risonanza alla frequenza di funzionamento del convertitore. Per questo motivo si è voluto valutare se lo stesso schema di controllo con doppio slittamento di fase risulti ancora idoneo in quasi risonanza, o se sia necessario utilizzare un controllore apposito.

Inoltre l'ottimizzazione della topologia LLC in questa parte è stata sviluppata anche come base per il successivo dimensionamento della topologia CLLC.

### 8.3.1 Simulazione in quasi risonanza




Figura 8-7 Schema di simulazione della topologia DAB LLC controllata con doppio slittamento di fase. Valutazione della quasi risonanza con dimensionamento simmetrico.




Figura 8-8 Risultato della simulazione della topologia DAB LLC controllata con doppio slittamento di fase. Instabilità del controllore. Tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario.

Para metri	Misure:								
X	Dp*	Pin*	Pout*	Pdiss	eff	il6rms	il5rms*	Pcond	swpow ratio
		[W]	[W]	[W]		*[A]	[A]	[W]	
0,075	##	##	##	##	##	##	##	##	##
0,15	4,1%	628,0	600,0	28,0	95,5%	52	0,80	3	91%
0,3	5,2%	626,9	600,0	26,8	95,7%	52	0,80	3	90%
0,6	5,7%	626,2	600,0	26,2	95,8%	52	0,80	3	90%
1,2	5,9%	625,8	600,1	25,7	95,9%	52	0,80	3	90%
2,4	6,1%	625,6	600,1	25,5	95,9%	52	0,80	3	90%
4,8	6,1%	625,7	600,1	25,6	95,9%	52	0,80	3	90%
9,6	6,2%	625,6	600,0	25,6	95,9%	52	0,80	3	90%

Note:

\* misurato da 0,0001s a 0,0002s

## = valore non significativo per l'instabilità del controllore

X = fattore di scalatura della capacità risonante C5

Dp = sfasamento di ponte calcolato come  $AVG(v(c))$

Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$

Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$

Pdiss = potenza dissipata calcolata come  $pin-pout$

eff = efficienza calcolata come  $pout/pin$

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(I6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(I5))$

Pcond = potenza dissipata per conduzione calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 8-4 Risultato della simulazione della topologia DAB LLC controllata con doppio slittamento di fase.

### 8.3.2 Simulazione ad ampio range di carico




Figura 8-9 Schema di simulazione per la valutazione a regime della topologia DAB LLC ottimizzata ad ampio range di carico con doppio slittamento di fase.




Figura 8-10 Risultato della simulazione per la valutazione a regime della topologia DAB LLC ottimizzata ad ampio range di carico con doppio slittamento di fase. Tensione al ponte secondario, tensione di pilotaggio al primario, tensione di pilotaggio al secondario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario.

Parametri	Misure:								
Carico [A]	Dp*	Pin* [W]	Pout* [W]	Pdiss [W]	eff	il6rms* [A]	il5rms* [A]	Pcond [W]	swpowratio
10	-1,1%	132,0	120,0	12,0	90,9%	60	1,24	4	67%
20	1,0%	250,3	240,0	10,3	95,9%	62	1,27	4	59%
30	3,1%	369,9	360,0	9,9	97,3%	66	1,33	5	53%
40	5,2%	489,4	480,0	9,4	98,1%	70	1,41	5	44%
50	7,4%	609,2	600,0	9,2	98,5%	75	1,51	6	34%
60	9,7%	729,4	720,0	9,3	98,7%	81	1,62	7	23%
70	12,0%	849,9	840,0	9,9	98,8%	88	1,75	8	15%
80	14,4%	970,2	960,0	10,2	98,9%	96	1,89	10	3%
90	16,9%	1091,3	1080,0	11,3	99,0%	104	2,04	12	-3%
100	19,5%	1211,9	1199,9	12,0	99,0%	113	2,20	14	-13%
110	22,3%	1333,4	1320,0	13,4	99,0%	122	2,38	16	-19%
120	25,2%	1455,6	1440,0	15,6	98,9%	132	2,56	18	-18%
130	28,1%	1579,5	1559,9	19,6	98,8%	142	2,76	22	-10%
140	31,2%	1704,6	1680,0	24,6	98,6%	154	2,98	25	-3%

Note:  
\* misurato da 0,0006s a 0,0008s  
Carico = corrente di carico  
Dp = sfasamento di ponte calcolato come  $AVG(v(c))$   
Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$   
Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$   
Pdiss = potenza dissipata calcolata come pin-pout  
eff = efficienza calcolata come pout/pin  
il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(l6))$   
il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(l5))$   
Pcond = potenza dissipata per conduzione calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$   
swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond)/(pin-pout)$

Tabella 8-5 Risultato della simulazione per la valutazione a regime della topologia DAB LLC ottimizzata ad ampio range di carico con doppio slittamento di fase.

### 8.3.3 Discussione risultati e conclusioni

In Figura 8-7, si è modificato il modulo in Figura 8-3. Per valutare come varia il comportamento del modulo avvicinandosi alla risonanza, la simulazione è stata ripetuta per diversi valori della capacità di disaccoppiamento introdotta al primario e si è scelto di utilizzare una corrente di carico intermedia pari alla metà della corrente nominale.

La non visibilità della capacità di disaccoppiamento al secondario indica che è stata considerata di valore infinito.

I risultati della simulazione in Tabella 8-4 hanno mostrato che avvicinandosi alla quasi risonanza l'efficienza dei MOSFET inizialmente aumenta in modo trascurabile restando intorno al 95,9% poi si riduce sempre più drasticamente dimostrando che l'efficienza dei MOSFET non viene ottimizzata in quasi risonanza dove le forme d'onda della corrente risultano quasi sinusoidali, ma in una condizione intermedia più vicina alla condizione di non risonanza.

Il primo valore di efficienza in Tabella 8-4, è stato cancellato perché non significativo a causa dell'instabilità del controllore, tuttavia la non convenienza della quasi risonanza si è dedotta dall'andamento degli altri valori significativi.

Questa instabilità del controllore è visibile in Figura 8-8 nelle tracce verdi, infatti, avvicinandosi alla risonanza bisogna ridurre il guadagno del regolatore per mantenere la stabilità a regime, a scapito di un peggioramento del controllo nei transistori, e un'analisi accurata di piccolo segnale risulta necessaria.

Nella tensione di uscita, che è visibile come inviluppo della tensione al secondario, si vede un'oscillazione con valore medio al di sotto del riferimento. Questo offset di tensione è causato dalla disabilitazione dell'integrazione nel controllore quando l'uscita è lontana dal riferimento.

Anche l'inviluppo della corrente nel trasformatore risulta oscillante e risulta in anticipo rispetto all'oscillazione della tensione di uscita.

Una particolarità interessante è visibile grazie a questa instabilità valutando la fase tra la corrente nel trasformatore e la tensione di pilotaggio generata dai semiponti del primario.

Quello che si nota è che l'onda di corrente mostra una frequenza media inferiore rispetto alla frequenza di pilotaggio.

Quando il pilotaggio al primario avviene in fase con la corrente del trasformatore, con commutazione dei semiponti prossima al passaggio per lo zero della corrente, si ottiene che l'ampiezza dell'inviluppo della corrente aumenta rapidamente perché il generatore d'ingresso fornisce energia al sistema risonante.

Quando il pilotaggio al primario avviene in antifase con la corrente del trasformatore, con commutazione dei semiponti prossima al passaggio per lo zero della corrente, si ottiene che l'ampiezza dell'inviluppo della corrente decrementa rapidamente perché il generatore d'ingresso sottrae energia al sistema risonante.

Da ciò si evince che la fase tra la tensione di pilotaggio e la corrente nel trasformatore costituisce un ottimo candidato per il controllo dell'inviluppo della corrente nel sistema risonante e un ulteriore controllo di questa fase può essere utilizzato per ottimizzare ulteriormente questo tipo di controllo in condizione di risonanza o quasi risonanza.

Nelle condizioni prossime alla risonanza, ovvero quando le forme delle correnti nel trasformatore sono approssimabili a sinusoidali, sfruttando il controllo della fase tra la tensione di pilotaggio e la corrente nel trasformatore, il controllore SSPSM [82] permette di controllare il solo ponte al primario con slittamento di fase senza perdere la condizione di soft switching. In tale articolo il controllo con raddrizzamento sincrono viene utilizzato al lato secondario.

Tuttavia le condizioni prossime alla risonanza non saranno analizzate nel dettaglio con il controllore SSPSM perché il ritardo di tempo in LTspice è implementato nel dominio della trasformata di Laplace, e ciò non permette di simulare altrettanto agilmente questo controllore.

In ogni caso questo controllore per effettuare il controllo della fase varia la frequenza di pilotaggio avvicinandola o allontanandola rispetto alla frequenza di risonanza.

Le simulazioni realizzate con il controllo con doppio slittamento di fase hanno mostrato che le condizioni prossime alla risonanza non risultano convenienti, in termini di efficienza dei MOSFET, per la realizzazione di un convertitore ad ampio range di carico.

Questo dimensionamento ad ampio range di carico è stato ottenuto in Figura 8-9 dove sono stati ottimizzati i parametri del trasformatore, la capacità di disaccoppiamento, lo sfasamento di semiponte, le capacità di uscita ed i tempi morti.

Anche le resistenze di gate erano già state ridotte fino quasi alla massima corrente erogabile dal gate driver.

Per risparmiare tempo di simulazione durante l'ottimizzazione iterativa del convertitore ad ampio range, le condizioni di carico intermedie possono tranquillamente essere ignorate e conviene concentrarsi nell'ottimizzazione a massima e minima corrente di carico; quest'ultima è la condizione in cui è più difficile ottenere le migliori prestazioni a causa della presenza di commutazioni hard switching di accensione non eliminabili.

L'ottimizzazione si è svolta minimizzando la potenza media dissipata sia a minimo sia a massimo carico.

L'ottimizzazione della topologia LLC ha mostrato che nella condizione di ottimo osservata, le forme d'onda non risultano simili alle onde sinusoidali presenti in una topologia risonante o quasi risonante, ma risultano molto simili a quelle presenti nella topologia non risonante, solo appena più arrotondate.

Ciò dimostra che in questa applicazione la scelta ottima, in termini di efficienza dei MOSFET, tra funzionamento non risonante e funzionamento risonante si trova in una topologia LLC fatta funzionare quasi in non risonanza.

È stato più difficile ottimizzare questa topologia DAB LLC ad ampio range rispetto alla topologia DAB non risonante perché questa topologia lavora più vicino alla risonanza

con forme d'onda più arrotondate. Con questo arrotondamento delle forme d'onda, i MOSFET al secondario a pieno carico commutano con una corrente inferiore, che permette una riduzione della potenza dissipata per commutazione, ma a basso carico si trovano prima in condizioni di hard switching di accensione.

Pertanto, l'utilizzo della topologia LLC con la sua capacità ottimizzabile, permette sì di aumentare l'efficienza in modo più spinto in una singola condizione operativa ma ciò restringe ulteriormente il range di lavoro ad alta efficienza del convertitore controllato con singolo slittamento di fase.

Per questo motivo, sempre in Figura 8-9, per ottenere paragonabili prestazioni ad ampio range, sono stati introdotti ulteriori miglioramenti ottimizzando separatamente anche i tempi morti di primario e secondario. In particolare si può osservare che il tempo morto ottimo ottenuto nella simulazione è stato mantenuto invariato per tutte le condizioni di carico, e nei MOSFET al secondario è risultato di valore negativo.

Con questo dead time negativo al secondario in Figura 8-10 i picchi della potenza dissipata al secondario per le commutazioni hard switching di accensione visibili nelle condizioni con bassa corrente di carico sono risultati minimizzati a meno di 3,6kW.

I risultati ottenuti in simulazione mostrano in Tabella 8-5 che nel modulo da 1200W è stato possibile ridurre la potenza dissipata dai MOSFET su tutto il range di carico fino a 100A a soli 12W, ottenendo un'efficienza dei MOSFET di picco del 99% a carico nominale.

Il dimensionamento globale dei tempi morti negativi dei MOSFET al secondario tuttavia si è mostrato estremamente critico e realizzando le simulazioni di ottimizzazione, l'ottimo è risultato appena precedente ad una disastrosa condizione in cui si verifica la cross-conduzione dei MOSFET al secondario.

L'implementazione globale a tutto il secondario di tale controllo non ha infatti permesso in simulazione di eliminare completamente la conduzione del diodo nelle commutazioni hard switching di accensione.

Questa situazione in cui è necessario un dimensionamento critico, è rappresentativa della necessità di introdurre nel circuito un controllo dei tempi morti per migliorare le commutazioni hard switching di accensione al secondario che non possono essere eliminate completamente con nessuna delle due topologie DAB e LLC DAB.

Lo scopo del controllore dei tempi morti che ottiene questo dimensionamento critico mediante retroazione, è quello di ottimizzare le commutazioni hard switching di accensione. Questa ottimizzazione viene effettuata anticipando l'accensione del MOSFET, come visibile nell'immagine in [83], per impedire al diodo parassita di condurre corrente in polarizzazione diretta e quindi di immagazzinare carica nei portatori minoritari. Così facendo l'energia dissipata nella commutazione hard switching di

accensione non comprende l'energia dovuta al recupero del diodo parassita dell'altro MOSFET.

Un controllore dei tempi morti per la topologia DAB è già stato sviluppato per ottimizzare le sole commutazioni soft switching di accensione [84] tuttavia per la topologia buck sono già stati progettati controllori [85] per i tempi morti in grado di ottimizzare sia le commutazioni soft switching di accensione, sia le commutazioni hard switching di accensione.

Un controllore adattativo in grado di ottimizzare ogni singola commutazione sarebbe in grado di ridurre notevolmente la potenza dissipata del convertitore DAB e di aumentarne quindi l'affidabilità.

## 8.4 Topologia CLLC DAB

Questa è una topologia molto complessa e molto meno analizzata nella letteratura tecnica.

Questa topologia è tuttavia già stata analizzata per veicoli elettrici in [86] dove è stata operata più vicino alla risonanza.

Tale topologia vede uno sviluppo ancora in fase embrionale in quanto presenta grossi problemi durante i transitori che sono ancora da risolvere.

Si è scelto comunque di analizzarla in virtù delle sue caratteristiche di potenziale tolleranza a guasti.

### 8.4.1 Procedimento

Per dimensionare la topologia CLLC DAB in modo da ottenere comportamento simile alla topologia LLC DAB già dimensionata, lo schema di simulazione della topologia CLLC DAB in Figura 8-11 è stato ottenuto partendo dallo schema di simulazione in Figura 8-9.

La capacità di disaccoppiamento presente al primario è stata quindi suddivisa nella serie di due capacità di valore doppio ed una delle quali è stata riportata a secondario. Il riporto a secondario non varia significativamente il comportamento del convertitore a regime perché nelle condizioni operative del convertitore la corrente di magnetizzazione è trascurabile rispetto alla corrente di carico specialmente per elevati valori di accoppiamento. Per non riottimizzare, i valori delle due capacità sono stati arrotondati a valori commerciali.

Per mostrare un comportamento più realistico del trasformatore, in Figura 8-11 si è scelto di considerare anche una capacità parassita stimabile di 8 pF tra gli avvolgimenti del primario, la quale non altera il comportamento del trasformatore a bassa frequenza.

8.4.2 Simulazione in frequenza della rete risonante




Figura 8-11 Schema di simulazione per l'analisi in frequenza del circuito risonante a diverse resistenze di carico.




Figura 8-12 Risultato dell'analisi in frequenza del circuito risonante. Tensione di uscita riportata al primario, corrente del generatore, corrente di secondario.

### 8.4.3 Risultati

In Figura 8-12 si può osservare il comportamento in frequenza della rete risonante analizzata con una impedenza fittizia di carico puramente resistiva.

A bassa frequenza il comportamento mostra invarianza della corrente d'ingresso rispetto al carico perché la corrente d'ingresso risulta limitata dalle due impedenze capacitive.

A 5.69kHz sono presenti la prima risonanza con secondario in corto circuito e il primo punto di invarianza della tensione di uscita rispetto al carico. Questo picco di risonanza vede corrente di primario e secondario che si sommano nella corrente di magnetizzazione.

A 6.156kHz è presente il primo punto di invarianza della corrente di ingresso rispetto al carico.

A 7.9kHz sono presenti il primo picco di risonanza del primario con il secondario a vuoto e il punto di invarianza della corrente di uscita rispetto al carico.

A 8.16kHz è presente il picco di antirisonanza del primario col secondario in corto circuito.

A 14.66kHz è presente il secondo punto di invarianza della corrente d'ingresso rispetto al carico.

A 80.3kHz sono presenti il secondo picco di risonanza col secondario in corto circuito ed il secondo punto di invarianza della tensione di uscita rispetto al carico. Questo modo di risonanza vede le correnti di primario e di secondario che si sottraggono nella corrente di magnetizzazione che diventa irrilevante.

A 200kHz è presente la frequenza di funzionamento del convertitore.

A 712kHz è presente la frequenza di risonanza parallelo del primario con la sua capacità parassita quando il secondario è a vuoto.

Al di sopra di tale frequenza diventano rilevanti anche altri parassitismi e le ferriti perdono le loro proprietà induttive, quindi l'analisi mostrata perde di accuratezza.

La frequenza di lavoro del convertitore è quindi stata impostata appena sopra al secondo punto di invarianza della tensione di uscita rispetto al carico, in una zona che garantisce sempre il comportamento induttivo del circuito risonante, mantiene ridotta la corrente di magnetizzazione, e limita gli effetti di risonanza deleteri sia per la progettazione del controllore sia per il mantenimento di un ampio range di carico.

Tuttavia le commutazioni hanno un contenuto armonico molto elevato e ad alta frequenza il grafico mostra un aumento della corrente del generatore dovuto alla diminuzione dell'impedenza della capacità parassita.

Questa capacità parassita degli avvolgimenti del primario si rivela fortemente deleteria perché ad alta frequenza rende capacitiva l'impedenza della rete risonante e, nelle commutazioni, va a sommarsi con le capacità di uscita dei semiponti al primario. Ciò restringe l'area di funzionamento a basse perdite del convertitore perché i MOSFET entrano prima in condizione di parziale soft switching.

L'utilizzo della rete risonante all'interno del convertitore porta comunque a comportamenti diversi da quelli graficati perché lo sfasamento di ponte introduce una ulteriore componente capacitiva fittizia in grado di compensare la parte induttiva del circuito risonante. L'impedenza equivalente di carico risultante non è puramente resistiva e avvicina il comportamento alla risonanza.

In Figura 8-14 infatti le frequenze delle due oscillazioni visibili sulla capacità di disaccoppiamento al primario risultano diverse da quelle qui ottenute, ma ne sono il risultato.

La risposta ad alta frequenza della rete risonante CLLC seppure simile a quelle della rete LLC dove entrambe mostrano un picco di risonanza a vuoto e un punto di invarianza della tensione di uscita rispetto al carico, differisce a bassa frequenza dove la rete CLLC presenta un ulteriore picco di risonanza in corto circuito che diventa fastidioso nei transistori.

## 8.5 Controllo in corrente e bidirezionalità nella topologia CLLC DAB

### 8.5.1 Procedimento

La simulazione in Figura 8-13 è stata creata per valutare l'efficienza finale a regime ottenibile con questa topologia quindi non è stato introdotto il controllo dei transistori iniziali, e quelli visibili dipendono da non significative condizioni iniziali.

Il trasformatore è stato ridimensionato con lo stesso metodo già adottato, dopo aver introdotto la capacità parassita del primario stimata ad 8pF.

Questa capacità di 8pF aveva causato un aumento della potenza dissipata a bassa corrente di carico di circa 2W rispetto allo schema in Figura 8-9. Per migliorare l'efficienza a basso carico, si è scelto di aumentare ulteriormente il rapporto di trasformazione e il valore assoluto delle induttanze del trasformatore.

Successivamente, per valutare la bidirezionalità del modulo, si è dovuto cambiare radicalmente il tipo di controllore per realizzare il controllo in corrente del modulo.

### 8.5.2 Realizzazione del controllo in corrente e discussione

Il nuovo controllore impiegato richiede anche un ulteriore sensore di corrente che nella simulazione in Figura 8-13 è stato considerato come un sensore ad effetto hall con una resistenza da 100 $\mu\Omega$ .

Questa resistenza riduce leggermente l'efficienza del modulo, ma questo sensore risulta indispensabile per misurare la corrente che giunge al filtro di uscita.

Con questo tipo di controllore il modulo risulta controllato in corrente e risulta quindi adatto a pilotare un generatore di tensione a bassa impedenza quale una batteria ausiliaria.

Il controllo in corrente del modulo permette anche la possibilità di definire la corrente di uscita che scorre nel singolo modulo in una struttura in cui le uscite di più moduli sono connesse in parallelo alla stessa tensione di uscita.

Siccome la misura della corrente che scorre nel singolo modulo viene effettuata prima del filtro di uscita, in tale configurazione risulta possibile unificare i filtri di uscita di più moduli connessi in parallelo.

Ciò può rivelarsi utile per ridurre le specifiche sulla capacità del filtro di uscita in assenza di guasti quando è presente sfasamento tra i pilotaggi dei vari moduli.

La progettazione del controllore in corrente è risultata essere molto più complessa a causa del filtro di uscita. In questa configurazione infatti i suoi componenti dinamici non sono connessi in serie ad un resistore in grado di smorzare le oscillazioni. Per smorzare queste oscillazioni, è dunque necessario che sia il convertitore a sintetizzare in uscita una resistenza equivalente in parallelo a questo circuito risonante.

Il controllore deve quindi sia effettuare il controllo della corrente di uscita del modulo DAB, che può avvenire a bassa frequenza, sia effettuare il controllo dell'impedenza di uscita nell'intorno della frequenza di oscillazione del filtro di uscita.

Per evitare la presenza di queste oscillazioni risulta quindi necessario limitare la velocità del convertitore riservando la sola azione integrale al controllo della corrente di uscita. L'azione proporzionale del controllore è stata utilizzata per sintetizzare la resistenza in grado di smorzare le oscillazioni del filtro di uscita, ovvero per generare un assorbimento di corrente in fase con la tensione sul circuito risonante in modo da togliergli energia. Questo ha richiesto di effettuare la misura della tensione sull'induttore di filtro e di buttarla in retroazione. Tuttavia sovrapposto a questa tensione è presente tutto il rumore di commutazione. Anche il sensore di corrente si trova situato a misurare la corrente prima del filtro di uscita dove il rumore di commutazione è più ampio del valore medio di interesse.

Per ridurre questi rumori di commutazione è stato quindi necessario filtrare i segnali prima di mandarli al controllore, altrimenti si otterrebbe un segnale di controllo troppo rumoroso che si ripercuoterebbe in uscita sulla stabilizzazione della corrente a regime.

L'effetto di un filtraggio eccessivo sarebbe l'introduzione di uno sfasamento in banda tale da impedire la corretta sintesi della suddetta resistenza di stabilizzazione.

Il dimensionamento di tali filtri è stato svolto tenendo conto sia dello sfasamento introdotto in banda, che deve essere minimizzato, sia della reiezione dei disturbi di commutazione fuori banda. Per migliorare il funzionamento rispetto ad entrambi gli aspetti è possibile ridimensionare utilizzando filtri di ordine più elevato.

Il controllore così ottenuto è realizzabile in LTspice ed è quello successivamente impiegato nelle simulazioni.

Questo controllore permette il controllo del modulo con singolo slittamento di fase, tuttavia quando il rapporto tra la tensione di ingresso e la tensione di uscita non rimane costante perde in efficienza rispetto al controllo con triplo slittamento di fase.

In letteratura previa analisi di piccolo segnale sono già stati realizzati controllori per moduli DAB.

In [87] è presente l'analisi matriciale di piccolo segnale che ha portato allo sviluppo di un estimatore dello slittamento di fase utilizzato per la realizzazione del blocco di feedforward di un controllore per il modulo controllato con singolo slittamento di fase. Con tale estimatore, le risposte dinamiche sono risultate migliori rispetto al semplice controllo proporzionale integrale.

In [88] il controllore implementato utilizza il current mode control e il blocco di feedforward per velocizzare le risposte dinamiche. Il sensore di corrente è stato posizionato al primario e realizzato mediante integrazione analogica azzerata ad ogni ciclo.

Posizionando il sensore di corrente al primario, rispetto ad un sensore posizionato al secondario, risulta possibile aumentare l'efficienza del modulo a spesa di una misura della corrente di carico al secondario meno precisa.

Una misura precisa della corrente di carico risulta invece importante quando il modulo convertitore viene utilizzato come caricabatterie della batteria ausiliaria, per la stima dello stato della carica della stessa batteria.

In [89] il controllore implementato è stato ottimizzato per ottenere veloci risposte dinamiche. Per migliorare le risposte dinamiche rispetto al controllore proporzionale integrale, si è utilizzata la tecnica del feedforward. Con tale tecnica lo sfasamento di ponte non viene solamente aggiustato per retroazione, ma è presente anche un blocco che in digitale stima rapidamente lo sfasamento di ponte in funzione delle variabili operative di ingresso e uscita, riservando il controllo in retroazione a più fini aggiustamenti. In questo modo il convertitore può rispondere più rapidamente alle variazioni del carico e del rapporto di trasformazione.

Tuttavia in questi articoli tali controllori sono stati applicati ad un modulo con un filtro di uscita del primo ordine e non si adattano ad un filtro di uscita del terzo ordine, che

invece risulta utile per ridurre le dimensioni del filtro e ridurre la propagazione dei disturbi elettromagnetici prodotti dalle commutazioni del convertitore verso l'elettronica a valle. Come carico è sempre stato considerato un resistore e non un generatore di tensione costante, quindi le variabili controllate risultano differenti. Ed in questi articoli viene considerato il più semplice algoritmo di controllo con singolo slittamento di fase.

Dall'analisi bibliografica risulta comunque evidente la possibilità di migliorare ulteriormente il controllore simulato, sempre in Figura 8-13, aggiungendo un blocco di feedforward per migliorare ulteriormente le risposte dinamiche.

### 8.5.3 Simulazione del modulo bidirezionale controllato in corrente




Figura 8-13 Schema per la simulazione a regime della topologia CLLC DAB a diverse correnti di carico.




Figura 8-14 Risultati della simulazione a regime della topologia CLLC DAB a diverse correnti di carico. Tensione sulla capacità di disaccoppiamento al primario, corrente del trasformatore a secondario, tensione sul ponte a secondario, corrente di uscita, sfasamento di ponte, misura filtrata della corrente del modulo, tensione filtrata del condensatore di stabilizzazione in uscita.

Parametri	Misure:								
Carico [A]	Dp*	Pin* [W]	Pout* [W]	Pdiss [W]	eff	il6rms* [A]	il5rms* [A]	Pcond [W]	swpowratio
100	24%	1213	1201	13	99%	112	2,3	14	-20%
75	16%	911	900	11	99%	91	1,9	9	7%
50	9%	610	600	10	98%	75	1,5	6	32%
25	3%	311	300	11	96%	63	1,3	4	60%
0	-3%	16	1	15	4%	59	1,3	4	73%
-25	-9%	-285	-303	18	94%	64	1,3	5	74%
-50	-16%	-585	-601	17	97%	75	1,6	6	62%
-75	-24%	-885	-900	15	98%	92	1,9	9	33%
-100	-32%	-1180	-1197	17	99%	113	2,3	14	11%

Note:

\* misurato da 0,0013s a 0,0015s

Carico = corrente di carico

Dp = sfasamento di ponte calcolato come  $AVG(v(c))$

Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$

Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$

Pdiss = potenza dissipata calcolata come pin-pout

eff = efficienza calcolata come  $pout/pin*(pin>0)+pin/pout*(pin<0)$

il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(I6))$

il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(I5))$

Pcond = potenza dissipata per conduzione nei MOSFET calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$

swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond-100u*ir1rms**2)/(pin-pout-100u*ir1rms**2)$

Tabella 8-6 Risultati della simulazione a regime della topologia CLLC DAB a diverse correnti di carico.

#### 8.5.4 Risultati

In Figura 8-14 l'attenzione è stata spostata sul controllore che realizza il controllo in corrente del modulo, per questo motivo sono visualizzate le tracce delle variabili utilizzate per la generazione del segnale di controllo.

Sono stati resi visibili anche i transistori non ottimizzati caratteristici della topologia CLLC per mostrare gli svantaggi evidenti di questa topologia.

In particolare, osservando la tensione sulla capacità di disaccoppiamento al primario, sono risultate visibili le oscillazioni di assestamento delle capacità di disaccoppiamento che sono state introdotte per realizzare questa topologia.

Queste oscillazioni si sommano alle correnti del trasformatore, le quali vengono spostate in alto e in basso.

Sono presenti in particolare due oscillazioni. Una a più alta frequenza risulta visibile prossima alla frequenza di commutazione e si smorza velocemente in poche centinaia di microsecondi. L'altra avviene a più bassa frequenza e nel tempo della simulazione non è sembrata smorzarsi.

Le oscillazioni del filtro di uscita ai transistori sono invece non visibili in simulazione perché il controllore così implementato è risultato molto efficace a smorzarle.

La presenza di queste oscillazioni apparentemente non smorzate ha reso impossibile effettuare una vera misura a regime che è quindi stata approssimata.

Nella simulazione, al fine di ottenere delle misure a regime più significative, sono già state impostate delle condizioni iniziali con l'intento di ridurre i vari contributi di oscillazione, e le misure sono state prese mediando circa un periodo dell'oscillazione a frequenza inferiore, al fine di minimizzare la variazione dell'energia immagazzinata nei condensatori del convertitore.

L'efficienza e la potenza dissipata riportate in Tabella 8-6 mostrano che l'efficienza del trasferimento di potenza bidirezionale è risultata asimmetrica.

I valori di efficienza nelle due direzioni di flusso di potenza sono comunque paragonabili e la potenza dissipata tra le due direzioni differisce di circa 7W a causa della differente potenza dissipata per commutazioni.

La potenza massima dissipata su tutto il range è risultata essere 18W.

## 8.6 Trasferimento di potenza in caso di guasto

In caso di guasto un MOSFET smette di comportarsi normalmente ed il suo comportamento diventa imprevedibile finché non si stabilizza in una delle due condizioni a minima dissipazione di potenza ovvero può finire in cortocircuito oppure può finire a circuito aperto.

In questa parte si è voluto valutare l'ipotetico trasferimento di potenza residuo a regime, interno ad un singolo modulo CLLC-DAB, con flusso di potenza positivo, in condizione di guasto già avvenuto, presupponendo l'esistenza di un supervisore del funzionamento del convertitore in grado di valutare la salute dei MOSFET e di reagire a questi due tipi di guasto.

Quando il MOSFET di un semiponte finisce in circuito aperto in seguito ad un guasto, questo supervisore ha i compiti di monitorarlo per assicurarsi che non cambi stato di conduzione, e di accendere l'altro MOSFET per permettere trasferimento di potenza residuo qualora possibile.

Quando invece il MOSFET di un semiponte finisce in corto circuito a causa di un guasto, questo supervisore ha il compito di spegnere l'altro MOSFET prima che la potenza dissipata nella cross-conduzione risulti distruttiva anche per quest'ultimo. In questo

caso un eventuale trasferimento di potenza residuo è più critico in quanto richiede al MOSFET guasto l'abilità di continuare a condurre corrente senza un ulteriore peggioramento o modifica dello stato di guasto.

Il guasto di un singolo MOSFET considerato come di tipo circuito aperto o corto circuito, porta quindi a dover disabilitare le commutazioni nel relativo semiponte, portando ad una semplificazione della topologia.

### 8.6.1 Simulazione con un guasto di un semiponte al primario




Figura 8-15 Schema di simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario.




Figura 8-16 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario. Corrente del trasformatore a secondario, tensione sul ponte a secondario, corrente di uscita, sfasamento di ponte, misura filtrata della corrente del modulo, tensione filtrata del condensatore di stabilizzazione in uscita.




Figura 8-17 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario. Tensione di ripple sul ponte a secondario, tensione di pilotaggio al primario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario

Parametri	Misure:								
Carico [A]	Dp*	Pin*	Pout*	Pdiss	eff	il6rms*	il5rms*	Pcond	swpowratio
		[W]	[W]	[W]		[A]	[A]	[W]	
100	73%	1196	1153	43	96%	180	3,6	35	13%
75	46%	926	890	36	96%	129	2,6	18	48%
50	27%	634	598	36	94%	94	1,9	10	73%
25	12%	337	300	37	89%	72	1,4	5	85%
0	-1%	42	0	41	0%	63	1,2	4	90%
-25	-13%	-259	-299	40	87%	70	1,3	5	87%
-50	-28%	-561	-599	38	94%	91	1,8	9	77%
-75	-46%	-856	-896	40	96%	122	2,4	16	58%
-100	-70%	-1131	-1169	39	97%	166	3,3	30	17%

Note:  
\* misurato da 0,0013s a 0,0015s  
Carico = corrente di carico  
Dp = sfasamento di ponte calcolato come  $AVG(v(c))$   
Pin = potenza in ingresso calcolata come  $AVG(-v(in)*i(v6))$   
Pout = potenza in uscita calcolata come  $AVG(v(out)*i(r2))$   
Pdiss = potenza dissipata calcolata come pin-pout  
eff = efficienza calcolata come  $pout/pin*(pin>0)+pin/pout*(pin<0)$   
il6rms = corrente quadratica media del secondario del trasformatore calcolata come  $RMS(i(l6))$   
il5rms = corrente quadratica media del primario del trasformatore calcolata come  $RMS(i(l5))$   
Pcond = potenza dissipata per conduzione nei MOSFET calcolata come  $2*0.35*il5rms**2+2*0.0004*il6rms**2$   
swpowratio = rapporto tra la potenza dissipata per commutazione nei MOSFET e la potenza dissipata per conduzione nei MOSFET calcolata come  $(pin-pout-pcond-100u*ir1rms**2)/(pin-pout-100u*ir1rms**2)$

**Tabella 8-7 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al primario.**

### 8.6.2 Discussione

La simulazione in Figura 8-15 rappresentativa unicamente del comportamento a regime dopo un guasto al primario, differisce da quella precedente in Figura 8-13 unicamente perché i due MOSFET di un semiponte al primario sono stati mantenuti uno spento, l'altro in condizione di conduzione.

I risultati in Tabella 8-7 mostrano che la nuova topologia riesce a gestire l'intera corrente nominale senza saturazione della variabile di controllo. Lo sfasamento di ponte risulta comunque più che raddoppiato, e inferiore al 73%.

Non sarebbe quindi necessario ricorrere ad un altro tipo di controllore, a regime, per consentire un trasferimento di potenza residuo.

I transitori che si verificano all'avviamento e in caso di guasto non sono ancora stati valutati, ma richiederebbero un soft start.

I transitori dinamici sono comunque risultati modificati come visibile dal confronto della Figura 8-16 con la Figura 8-14. In particolare i tempi di assestamento si sono allungati e sono diventate appena visibili le oscillazioni del filtro di uscita.

La nuova topologia ridotta si trova tuttavia ad operare in condizioni non ottimizzate.

In Tabella 8-7 anche la potenza media dissipata di picco è infatti più che raddoppiata diventando comunque inferiore a 44W. Questa riduzione di efficienza, in Figura 8-17 risulta giustificata dalla presenza di commutazioni con picchi di potenza istantanea dissipata di quasi 10kW; dovuti al fatto che i tempi morti al secondario erano stati impostati per ottimizzare solamente le commutazioni hard switching di accensione al fine di evitare la conduzione dei diodi parassiti. Le commutazioni dei semiponti per i quali risulta verificata la condizione di soft switching di accensione, danno invece origine a commutazioni di tipo hard switching a causa dei tempi morti troppo corti, e richiedono l'utilizzo di un controllore dei tempi morti in grado di ottimizzare separatamente questi due tipi di commutazioni.

A causa dell'incremento della potenza dissipata, il trasferimento di potenza residuo può essere mantenuto solo per brevi tempi di lavoro.

È comunque ancora possibile ottimizzare il controllo di tale topologia e valutare una modulazione che implementi un controllo con slittamento di fase tra i due semiponti al secondario per meglio controllare il pilotaggio al secondario.

Tale modulazione è già implementata nello stesso regolatore che nella topologia di partenza impiegava un controllo con doppio slittamento di fase o con triplo slittamento di fase.

È quindi semplice ottimizzare ulteriormente l'efficienza complessiva di questa topologia ridotta.

Il caso di un guasto al secondario è analogo ma comporta prestazioni peggiori.

### 8.6.3 Simulazione con un guasto di un semiponte al secondario




Figura 8-18 Schema di simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al secondario.




Figura 8-19 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al secondario. Corrente del trasformatore a secondario, tensione sul ponte a secondario, corrente di uscita, sfasamento di ponte, misura filtrata della corrente del modulo, tensione filtrata del condensatore di stabilizzazione in uscita.




Figura 8-20 Risultato della simulazione del trasferimento di potenza residuo a regime dopo un guasto di un MOSFET al secondario. Tensione di ripple sul ponte a secondario, tensione di pilotaggio al primario, tensione primaria meno tensione secondaria riportata al primario, corrente di secondario, potenza dissipata nel ponte a secondario

#### 8.6.4 Discussione

La simulazione in Figura 8-18 rappresentativa unicamente del comportamento a regime dopo un guasto al secondario, differisce da quella precedente in Figura 8-13 unicamente perché i due MOSFET di un semiponte al secondario sono stati mantenuti uno spento, l'altro in condizione di conduzione.

Dal confronto della Figura 8-19 con la Figura 8-14, la nuova topologia ridotta gestisce l'intera corrente nominale con forte ondulazione residua senza saturazione della variabile di controllo. Lo sfasamento di ponte risulta comunque più che raddoppiato.

I transistori dinamici sono risultati fortemente modificati ed in particolare non sono determinabili i tempi di assestamento a causa delle oscillazioni del filtro di uscita.

Con questa nuova topologia ridotta il controllore non riesce più a smorzare correttamente la risonanza del filtro di uscita perché a quella frequenza aumenta lo sfasamento tra la corrente fornita e la variabile di controllo.

Ciò richiede di modificare i parametri del controllore.

In Figura 8-20 le forme della corrente nel trasformatore complessivamente risultano simili a triangolari in quanto il pilotaggio al primario del trasformatore è diventato dominante, e queste forme di corrente superano il limite di 300A dato dalla massima corrente tollerabile dai MOSFET al secondario.

La nuova topologia ridotta si trova quindi a lavorare in condizioni non ammissibili sia per gli stress nei dispositivi, sia per le prestazioni dinamiche e richiede la modifica del controllore.

In queste condizioni la potenza media dissipata di picco è risultata inferiore a 55W.

Con questa nuova topologia ridotta diventa quindi opportuno valutare una modulazione che implementi un controllo con slittamento di fase tra i due semiponti al primario per limitare e controllare il pilotaggio al primario.

Tale modulazione è già implementata nello stesso regolatore che nella topologia di partenza impiegava un controllo con doppio slittamento di fase o con triplo slittamento di fase.

È quindi possibile ridurre facilmente i picchi di corrente nel trasformatore, per aumentare ulteriormente l'efficienza complessiva.

Gli effetti di quasi risonanza sono diventati più marcati, come visibile anche dalla tensione sul trasformatore al secondario, infatti la tensione capacitiva sul condensatore di disaccoppiamento è diventata percentualmente più rilevante, sia per la riduzione della tensione di pilotaggio al secondario, sia per l'incremento della corrente a secondario.

I transitori che possono verificarsi in caso di guasto non sono stati valutati perché si è scelto di non procedere in tal senso.

La corrente nel trasformatore, in caso di guasto, inizierebbe ad oscillare seguendo modi analoghi a quelli osservati nell'avviamento in Figura 8-19, ma dovuti alla nuova componente continua di tensione sulla capacità di disaccoppiamento C1.

Per evitare che queste oscillazioni portino alla rottura di altri componenti sarebbe necessario gestire in maniera intelligente la transizione verso la condizione di funzionamento con componente guasto.

Si renderebbe utile l'introduzione di altre variabili di controllo per ottimizzare attivamente l'assestamento dei due condensatori C1 e C5 dopo ad un guasto, controllando il duty cycle della tensione di uscita dei semiponti che finora è stato mantenuto sempre prossimo al 50%.

Si è comunque già visto in simulazione che l'oscillazione a bassa frequenza tipica della topologia CLLC, visibile sulla tensione della capacità di disaccoppiamento in Figura 8-14, fatica a smorzarsi naturalmente. Questa stabilizzazione andrebbe quindi eseguita attivamente anche per il convertitore sano.

#### 8.6.5 Conclusioni

Un secondo guasto su un altro semiponte dello stesso modulo guasto può portare alla disabilitazione di un ponte intero rendendo impossibile un ulteriore ipotetico trasferimento di potenza residuo oppure può portare ad una topologia ancora ipoteticamente funzionante, costituita da un semiponte funzionante al primario e da un semiponte funzionante al secondario.

Tuttavia per quanto visto questi ipotetici trasferimenti di potenza residui sono da escludere.

Nella topologia ridotta a causa del guasto a secondario, la corrente circolante nei MOSFET a secondario è risultata oltre le specifiche, e ciò indica che questo ipotetico trasferimento di potenza residuo non può essere effettuato in tutte le condizioni operative senza un sovradimensionamento dei MOSFET.

In entrambe le topologie ridotte a causa di guasto, l'ipotetico trasferimento di potenza a regime risulterebbe comunque mantenibile solo per breve tempo, a causa della forte riduzione osservata dell'efficienza. Questa forte criticità del funzionamento osservata è sufficiente a sconsigliare questo tipo di approccio per la realizzazione della tolleranza a guasti.

Inoltre per poter abilitare l'utilizzo di questo ipotetico trasferimento di potenza residuo risulta necessario risolvere il problema di controllo durante i transitori di guasto. Questi

transitori non sono ancora stati analizzati, ma portano a delle condizioni di stress in corrente che sono nettamente superiori alle specifiche sia al primario che al secondario.

La scelta di non sfruttare la possibilità del trasferimento di potenza residuo interno al singolo modulo porta a non dover utilizzare la topologia CLLC riducendo l'ingombro fisico generato dai due condensatori di disaccoppiamento ed evita il problema del controllo dei transitori di soft-start del modulo guasto.

Spegnere completamente il modulo guasto, permettendo il trasferimento di potenza residuo solamente ai moduli ancora sani è una scelta più sicura ed efficiente perché impedisce un rapido propagarsi del guasto, e rimane l'approccio consigliato per realizzare la tolleranza ai guasti.

## 9 Conclusioni

L'analisi della letteratura tecnica ha mostrato una vasta presenza di convertitori realizzati fisicamente in condizioni parzialmente simili. L'analisi per blocchi costitutivi di questi convertitori ha fornito molte topologie di moduli utilizzate per le simulazioni di selezione.

L'utilizzo del simulatore si è rivelato molto efficace, veloce, economico ed ha permesso un'accurata valutazione ad ampio range delle varie topologie.

La bidirezionalità del modulo si è mostrata garantibile solo con i blocchi topologici che sfruttano commutazioni ZVS. Ciò ha richiesto di evitare le topologie alimentate in corrente da uno o più lati.

La simulazione ed il confronto delle più promettenti topologie per la realizzazione di moduli bidirezionali ha mostrato le topologie NPC e quella a gambe impilate come meno convenienti rispetto alla topologia ISOP.

La topologia bidirezionale DAB ha permesso di massimizzare l'efficienza del singolo modulo e le simulazioni superano i valori di efficienza ottenuti in letteratura. Un ulteriore controllore può essere utilizzato per connettere due moduli DAB nella topologia ISOP al fine di rilassare le specifiche sul singolo modulo.

L'utilizzo del simulatore ha permesso di semplificare il dimensionamento e l'ottimizzazione del modulo DAB, perché risparmia dalla conoscenza e dall'analisi di formule complesse, ma richiede di prestare attenzione alle commutazioni ed alle forme d'onda che sono state ben descritte in questa tesi.

Simulare ha permesso di notare, descrivere e analizzare i meccanismi di commutazione a forte carico non evitabili che non erano stati considerati negli articoli visionati, ma impattano altamente sulle prestazioni del convertitore DAB ad elevato rapporto di trasformazione.

Le simulazioni possono essere agilmente adattate, mediante l'importazione dei modelli dei componenti scaricabili dai siti dei costruttori, per ripetere le ottimizzazioni. Ciò aumenta il valore del metodo scelto perché applicabile sia a dispositivi qualificati per applicazioni automobilistiche, sia alle nuove tecnologie in carburo di silicio ed in nitruro di gallio.

Il recupero dei diodi parassiti nelle commutazioni hard switching di accensione impatta sull'affidabilità delle topologie alimentate in tensione e deve essere valutato sperimentalmente perché alcuni modelli dei MOSFET in LTspice non lo simulano.

Le commutazioni hard switching di accensione sono note in letteratura per compromettere l'affidabilità dei MOSFET. Anche i MOSFET automobilistici, prima di poter essere utilizzati in questo convertitore che utilizza tali commutazioni, vanno testati ulteriormente in queste particolari condizioni perché potrebbero renderli più inaffidabili delle previsioni.

Lo sviluppo di un controllore adattativo accurato dei tempi morti permetterebbe di aumentare l'efficienza e l'affidabilità dei convertitori DAB.

La tolleranza ai guasti ottenuta ricorrendo alla topologia CLLC è fortemente sconsigliabile ed ancora irrealizzabile.

Lo sviluppo di controllori dedicati per la topologia DAB favorirebbe la diffusione di questa topologia ad alta efficienza e ciò potrebbe rivoluzionare il settore dell'energia.

## 10 Riferimenti bibliografici

- [1] Song Y, Wang B. Survey on reliability of power electronic systems. IEEE Transactions on Power Electronics 2013;28(1):591-604.
- [2] James PA. Health monitoring of IGBTs in automotive power converter systems. 2013.
- [3] Highly Efficient, and Compact ZVS Resonant Full Bridge Converter using 1200V SiC MOSFETs. PCIM Europe 2014; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management; Proceedings of: VDE; 2014.
- [4] Perez MA, Bernet S, Rodriguez J, Kouro S, Lizana R. Circuit topologies, modeling, control schemes, and applications of modular multilevel converters. IEEE transactions on power electronics 2015;30(1):4-17.
- [5] Song B, McDowell R, Bushnell A, Ennis J. A three-level DC-DC converter with wide-input voltage operations for ship-electric-power-distribution systems. IEEE Trans Plasma Sci 2004;32(5):1856-1863.
- [6] Lin B. Analysis, design and implementation of a soft switching DC/DC converter. Journal of Power Electronics 2013;13(1):20-30.
- [7] Kimura T, Saitou R, Kubo K, Nakatsu K, Ishikawa H, Sasaki K. High-power-density inverter technology for hybrid and electric vehicle applications. Hitachi Review 2014;63(2):42-47.
- [8] A topological evaluation of isolated DC/DC converters for auxiliary power modules in electrified vehicle applications. Applied Power Electronics Conference and Exposition (APEC), 2015 IEEE: IEEE; 2015.
- [9] Stack multiphase asymmetrical half-bridge topology offering advance performance and efficiency. Applied Power Electronics Conference and Exposition (APEC), 2016 IEEE: IEEE; 2016.
- [10] Half-bridge LLC resonant converter design with GaN HEMT. Power Electronics and Motion Control Conference (IPEMC-ECCE Asia), 2016 IEEE 8th International: IEEE; 2016.
- [11] System optimization of a high-power and high-step-down accessory power module for electric vehicles. Applied Power Electronics Conference and Exposition (APEC), 2014 Twenty-Ninth Annual IEEE: IEEE; 2014.
- [12] Digital controlled bidirectional DC/DC converter for electrical and hybrid vehicles. Power Electronics and Motion Control Conference (EPE/PEMC), 2010 14th International: IEEE; 2010.

- [13] Features and challenges for Auxiliary Power Module (APM) design for hybrid/electric vehicle applications. Vehicle Power and Propulsion Conference (VPPC), 2011 IEEE: IEEE; 2011.
- [14] Integrated active power filter auxiliary power modules for electrified vehicle applications with single-phase on-board chargers. Transportation Electrification Conference and Expo (ITEC), 2015 IEEE: IEEE; 2015.
- [15] Evaluation of integrated active filter auxiliary power modules in electrified vehicle applications. Energy Conversion Congress and Exposition (ECCE), 2015 IEEE: IEEE; 2015.
- [16] Dual active bridge-based full-integrated active filter auxiliary power module for electrified vehicle applications with single-phase onboard chargers. Applied Power Electronics Conference and Exposition (APEC), 2016 IEEE: IEEE; 2016.
- [17] Wang H, Chung HS, Ioinovici A. A class of high-input low-output voltage single-step converters with low voltage stress on the primary-side switches and high output current capacity. IEEE Transactions on Power Electronics 2011;26(6):1659-1672.
- [18] ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of  $V_{in}/2$ , high input and high power application. Power Electronics Specialists Conference, 2002. pesc 02. 2002 IEEE 33rd Annual: IEEE; 2002.
- [19] Review of high power isolated bi-directional DC-DC converters for PHEV/EV DC charging infrastructure. 2011 IEEE Energy Conversion Congress and Exposition: IEEE; 2011.
- [20] Mishima T, Akamatsu K, Nakaoka M. A high frequency-link secondary-side phase-shifted full-range soft-switching PWM dc-dc converter with ZCS active rectifier for EV battery chargers. IEEE Transactions on Power Electronics 2013;28(12):5758-5773.
- [21] Scaling and balancing of multi-cell converters. Power Electronics Conference (IPEC-Hiroshima 2014-ECCE-ASIA), 2014 International: IEEE; 2014.
- [22] Hyper-efficient (98%) and super-compact (3.3 kW/dm<sup>3</sup>) isolated AC/DC telecom power supply module based on multi-cell converter approach. Energy Conversion Congress and Exposition (ECCE), 2014 IEEE: IEEE; 2014.
- [23] Giri R, Choudhary V, Ayyanar R, Mohan N. Common-duty-ratio control of input-series connected modular DC-DC converters with active input voltage and load-current sharing. IEEE Trans Ind Appl 2006;42(4):1101-1111.
- [24] Chen W, Ruan X, Yan H, Chi KT. DC/DC conversion systems consisting of multiple converter modules: stability, control, and experimental verifications. IEEE Transactions on Power Electronics 2009;24(6):1463-1474.
- [25] Shi J, Luo J, He X. Common-duty-ratio control of input-series output-parallel connected phase-shift full-bridge DC-DC converter modules. IEEE Transactions on Power Electronics 2011;26(11):3318-3329.

- [26] Ayyanar R, Giri R, Mohan N. Active input-voltage and load-current sharing in input-series and output-parallel connected modular DC-DC converters using dynamic input-voltage reference scheme. *IEEE Transactions on Power Electronics* 2004;19(6):1462-1473.
- [27] Chen W, Zhuang K, Ruan X. A input-series-and output-parallel-connected inverter system for high-input-voltage applications. *IEEE Transactions on Power Electronics* 2009;24(9):2127-2137.
- [28] Kimball JW, Mossoba JT, Krein PT. A stabilizing, high-performance controller for input series-output parallel converters. *IEEE Transactions on Power Electronics* 2008;23(3):1416-1427.
- [29] Choudhary V, Ledezma E, Ayyanar R, Button RM. Fault tolerant circuit topology and control method for input-series and output-parallel modular DC-DC converters. *IEEE Transactions on Power Electronics* 2008;23(1):402-411.
- [30] Chen W, Wang G, Ruan X, Jiang W, Gu W. Wireless input-voltage-sharing control strategy for input-series output-parallel (ISOP) system based on positive output-voltage gradient method. *IEEE Trans Ind Electron* 2014;61(11):6022-6030.
- [31] Xu G, Sha D, Liao X. Decentralized inverse-droop control for input-series–output-parallel DC–DC converters. *IEEE Transactions on Power Electronics* 2015;30(9):4621-4625.
- [32] Qu L, Zhang D, Bao Z. Output Current-Differential Control Scheme for Input-Series–Output-Parallel-Connected Modular DC–DC Converters. *IEEE Transactions on Power Electronics* 2017;32(7):5699-5711.
- [33] Li M, Chi KT, Iu HH, Ma X. Unified equivalent modeling for stability analysis of parallel-connected DC/DC converters. *IEEE Transactions on Circuits and Systems II: Express Briefs* 2010;57(11):898-902.
- [34] Moayedi S, Nasirian V, Lewis FL, Davoudi A. Team-oriented load sharing in parallel dc–dc converters. *IEEE Trans Ind Appl* 2015;51(1):479-490.
- [35] Sha D, Guo Z, Liao X. Digital control strategy for input-series-output-parallel modular DC/DC converters. *Journal of Power Electronics* 2010;10(3):245-250.
- [36] Small signal modeling of LLC resonant converters based on extended describing function. *Computer, Consumer and Control (IS3C), 2012 International Symposium on: IEEE; 2012.*
- [37] Linearization of LLC resonant converter model based on extended describing function concept. *Intelligent Energy Systems (IWIES), 2013 IEEE International Workshop on: IEEE; 2013.*

- [38] Frances A, Asensi R, Garcia O, Prieto R, Uceda J. Modeling Electronic Power Converters in Smart DC Microgrids-An Overview. IEEE Transactions on Smart Grid 2017.
- [39] Cuk S. Modelling, Analysis, and Design of Switching Regulators. Doctoral Dissertaion, California Institute of Technology 1976.
- [40] Generalized state space averaging. Power Electronics Specialists Conference, 1983 IEEE: IEEE; 1983.
- [41] Sanders SR, Noworolski JM, Liu XZ, Verghese GC. Generalized averaging method for power conversion circuits. IEEE Transactions on Power Electronics 1991;6(2):251-259.
- [42] Verghese GC, Elbuluk ME, Kassakian JG. A general approach to sampled-data modeling for power electronic circuits. IEEE Transactions on Power Electronics 1986(2):76-89.
- [43] Krein PT, Bentsman J, Bass RM, Lesieutre BL. On the use of averaging for the analysis of power electronic systems. IEEE Transactions on Power Electronics 1990;5(2):182-190.
- [44] Crockett CE. An introduction to the method of averaging 1992.
- [45] Large-signal averaging methods under large ripple conditions [for power convertors]. Power Electronics Specialists Conference, 1998. PESC 98 Record. 29th Annual IEEE: IEEE; 1998.
- [46] Behjati H, Niu L, Davoudi A, Chapman PL. Alternative time-invariant multi-frequency modeling of PWM dc-dc converters. IEEE Transactions on Circuits and Systems I: Regular Papers 2013;60(11):3069-3079.
- [47] Park H, Jung J. Power Stage and Feedback Loop Design for LLC Resonant Converter in High-Switching-Frequency Operation. IEEE Transactions on Power Electronics 2017;32(10):7770-7782.
- [48] Foster MP, Sewell HI, Bingham CM, Stone DA, Hente D, Howe D. Cyclic-averaging for high-speed analysis of resonant converters. IEEE Transactions on Power Electronics 2003;18(4):985-993.
- [49] Sun Z. Full Bridge DC/DC Converter with Zero Current Switching Synchronous Rectification for Auxiliary Power Units 2014.
- [50] Jong-Woo Kim, Duk-You Kim, Chong-Eun Kim, Gun-Woo Moon. A Simple Switching Control Technique for Improving Light Load Efficiency in a Phase-Shifted Full- Bridge Converter with a Server Power System. Power Electronics, IEEE Transactions on 2014;29(4):1562-1566.
- [51] Cetin S. Optimal Design Methodology of Zero-Voltage-Switching Full-Bridge Pulse Width Modulated Converter for Server Power Supplies Based on Self-driven Synchronous Rectifier Performance. Journal of Power Electronics 2016;16(1):121-132.

- [52] Shekhawat S, Rinehimer M, Brockway B. FCS fast body diode MOSFET for phase-shifted ZVS PWM full bridge DC/DC converter. 2005.
- [53] Pahlevani M, Pan S, Jain P. A Hybrid Phase-Shift Modulation Technique for DC/DC Converters With a Wide Range of Operating Conditions. *IEEE Trans Ind Electron* 2016;63(12):7498-7510.
- [54] Chen B, Lai Y. Switching control technique of phase-shift-controlled full-bridge converter to improve efficiency under light-load and standby conditions without additional auxiliary components. *IEEE transactions on power electronics* 2010;25(4):1001-1012.
- [55] Chen B, Lai Y. Novel dual mode operation of phase-shifted full bridge converter to improve efficiency under light load condition. *Energy Conversion Congress and Exposition, 2009.ECCE 2009.IEEE 2009*: 1367-1374.
- [56] Chen B, Lai Y. Corrections to “Switching Control Technique of Phase- Shift Controlled Full- Bridge Converter to Improve Efficiency Under Light Load and Standby Conditions Without Additional Auxiliary Components” Apr 10 1001-1012]. *Power Electronics, IEEE Transactions on* 2013;28(8):4120-4120.
- [57] Improvement in Efficiency of the Phase-shift Current-doubler-rectification ZVS Full-bridge DC-DC Converter. *APEC 07-Twenty-Second Annual IEEE Applied Power Electronics Conference and Exposition: IEEE; 2007*.
- [58] Bansala S, Sainib LM. Analysis and Comparison of various Soft-Switching Topologies for PSFB DC-DC Converter with Additional Auxiliary Circuits.
- [59] Characterization of high-voltage SiC MOSFETs under UIS avalanche stress. *Power Electronics, Machines and Drives (PEMD 2014), 7th IET International Conference on: IET; 2014*.
- [60] Fayyaz A, Romano G, Urresti J, Riccio M, Castellazzi A, Irace A, et al. A comprehensive study on the avalanche breakdown robustness of silicon carbide power MOSFETs. *Energies* 2017;10(4):452.
- [61] Robustness of SiC MOSFET under avalanche conditions. *Applied Power Electronics Conference and Exposition (APEC), 2017 IEEE: IEEE; 2017*.
- [62] Iannuzzo F, Busatto G, Abbate C. Investigation of MOSFET failure in soft-switching conditions. *Microelectronics Reliability* 2006;46(9-11):1790-1794.
- [63] Wang F, Wang W, Bhalla A. DV/dt ratings for low voltage and high voltage power MOSFET. *Alpha & Omega Application Note* 2009.
- [64] Investigating the reliability of SiC MOSFET body diodes using Fourier series modelling. *Energy Conversion Congress and Exposition (ECCE), 2014 IEEE: IEEE; 2014*.

- [65] Busatto G, Persiano GV, Iannuzzo F. Experimental and numerical investigation on MOSFET's failure during reverse recovery of its internal diode. *IEEE Trans Electron Devices* 1999;46(6):1268-1273.
- [66] Failure Analysis and Improvement of the Body Diode in Superjunction Power MOSFET. 2018 IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA): IEEE; 2018.
- [67] Reigosa PD, Iannuzzo F, Luo H, Blaabjerg F. A short circuit safe operation area identification criterion for SiC MOSFET power modules. *IEEE Trans Ind Appl* 2017;53(3):2880-2887.
- [68] Double pulse test based switching characterization of SiC MOSFET. *Power Electronics Conference (NPEC), 2017 National: IEEE; 2017.*
- [69] Callanan B. SiC MOSFET double pulse fixture. Cree Application Note 2011.
- [70] Jacob P. Early life field failures in modern automotive electronics—An overview; root causes and precautions. *Microelectronics Reliability* 2016;64:79-83.
- [71] Wang H, Liserre M, Blaabjerg F. Toward reliable power electronics: Challenges, design tools, and opportunities. *IEEE Industrial Electronics Magazine* 2013;7(2):17-26.
- [72] Muthuraj SS, Kanakesh V, Das P, Panda SK. Triple Phase Shift Control of an LLL Tank Based Bidirectional Dual Active Bridge Converter. *IEEE Transactions on Power Electronics* 2017;32(10):8035-8053.
- [73] Nguyen D, Nguyen DT, Fujita G. New modulation strategy combining phase shift and frequency variation for dual-active-bridge converter. *IEEJ Journal of Industry Applications* 2017;6(2):140-150.
- [74] Kim M, Rosekeit M, Sul S, De Doncker, Rik W. A. A. A dual- phase- shift control strategy for dual- active- bridge DC-DC converter in wide voltage range. *Power Electronics and ECCE Asia (ICPE & ECCE), 2011 IEEE 8th International Conference on 2011: 364-371.*
- [75] Lai Y, Su Z, Chang Y. Novel phase-shift control technique for full-bridge converter to reduce thermal imbalance under light-load condition. *IEEE Trans Ind Appl* 2015;51(2):1651-1659.
- [76] Dual active bridge with triple phase shift by obtaining soft switching in all operating range. *Energy Conversion Congress and Exposition (ECCE), 2017 IEEE: IEEE; 2017.*
- [77] Byen B, Ban C, Lim Y, Choe G. Efficiency-Optimized Modulation Strategy for Dual-Active-Bridge DC-DC Converter Using Dual-Pulse-Width-Modulation in Low Power Region. *Journal of Power Electronics* 2017;17(6):1413-1421.

- [78] Ab Malek, Muhammad Hazarul Azmeer Bin, Kakigano H, Takaba K, Noji-Higashi K. Modulation Strategy of Dual Active Bridge DC-DC Converter for a Complete Zero Voltage Switching Operation.
- [79] Everts J, Krismer F, Van den Keybus J, Driesen J, Kolar JW. Optimal ZVS modulation of single-phase single-stage bidirectional DAB AC–DC converters. *IEEE Transactions on Power Electronics* 2014;29(8):3954-3970.
- [80] Modified unified PWM control to operate the dual active bridge converters under ZVS in the whole load range. *ECCE Asia Downunder (ECCE Asia)*, 2013 IEEE: IEEE; 2013.
- [81] Optimal operating ranges of three modulation methods in dual active bridge converters. *Power Electronics and Motion Control Conference, 2009. IPEMC'09. IEEE 6th International: IEEE; 2009.*
- [82] Youssef MZ, Pinheiro H, Jain PK. Self-sustained phase-shift modulated resonant converters: modeling, design, and performance. *IEEE transactions on power electronics* 2006;21(2):401-414.
- [83] Lee S, Jung S, Park C, Rim C, Cho G. Accurate dead-time control for synchronous buck converter with fast error sensing circuits. *IEEE Transactions on Circuits and Systems I: Regular Papers* 2013;60(11):3080-3089.
- [84] An adaptive dead-time control scheme for high-switching-frequency dual-active-bridge converter. *Applied Power Electronics Conference and Exposition (APEC), 2012 Twenty-Seventh Annual IEEE: IEEE; 2012.*
- [85] Wittmann J, Barner A, Rosahl T, Wicht B. An 18 V input 10 MHz buck converter with 125 ps mixed-signal dead time control. *IEEE J Solid State Circuits* 2016;51(7):1705-1715.
- [86] He P, Khaligh A. Comprehensive analyses and comparison of 1 kW isolated DC–DC converters for bidirectional EV charging systems. *IEEE Transactions on Transportation Electrification* 2017;3(1):147-156.
- [87] Hua Bai S, Chunting Mi S, Chongwu Wang S, Gargies S. The dynamic model and hybrid phase- shift control of a dual- active- bridge converter. *Industrial Electronics, 2008.IECON 2008.34th Annual Conference of IEEE 2008: 2840-2845.*
- [88] Fast average current mode control of dual-active-bridge DC-DC converter using cycle-by-cycle sensing and self-calibrated digital feedforward. *Applied Power Electronics Conference and Exposition (APEC), 2017 IEEE: IEEE; 2017.*
- [89] Song W, Hou N, Wu M. Virtual Direct Power Control Scheme of Dual Active Bridge DC–DC Converters for Fast Dynamic Response. *IEEE Transactions on Power Electronics* 2018;33(2):1750-1759.