Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrati risultati da 1 a 20 di 27
Fulltext Data Tipo Titolo Autore (i)
2010-12-20 Tesi di laurea Magistrale A design methodology for an innovative parallel controller in high level synthesis CASTELLANA, VITO GIOVANNILOVERGINE, SILVIA
2011-12-20 Tesi di laurea Magistrale A methodology for improving the library free logic synthesis of integrated circuits MANNI, STEFANO
2015-09-30 Tesi di laurea Magistrale A randomized algorithm for functional unit sharing BADINI, FEDERICOBODINI, STEFANO
2021-12-21 Tesi di laurea Magistrale ADCS development with a model-based approach BARONE, CLAUDIO
2014-04-29 Tesi di laurea Magistrale An architecture for function pointers and non inlined function calls in high level synthesis MINUTOLI, MARCO
2017-10-03 Tesi di laurea Magistrale Balancing code motion for FPGA resource reduction FESTA, BIAGIO
2014-03-21 Tesi di Dottorato C-based high level synthesis of parallel applications targeting adaptive hardware components CASTELLANA, VITO GIOVANNI
2015-09-30 Tesi di laurea Magistrale Code transformation in high level synthesis for iterative stencils VITALI, EMANUELE
2018-04-19 Tesi di laurea Magistrale Complex FPGA memory controller for irregular memory applications DEVECCHI, STEFANO
2017-10-03 Tesi di laurea Magistrale Context switch in hardware accelerator SAPORETTI, NICOLA
2020-07-24 Tesi di laurea Magistrale A design flow based on halide and Bambu-HLS to deploy deep learning models on FPGA GHITTI, MARCO
2018-03-29 Tesi di Dottorato Discrepancy analysis: a methodology for automated bug detection in hardware designs generated with high-Level synthesis FEZZARDI, PIETRO
2022-04-28 Tesi di laurea Magistrale Empowering high-level synthesis methodologies with an OpenMP runtime GOZZI, GIOVANNI
2022-04-28 Tesi di laurea Magistrale Flexible experimental embedde satellite : onboard satellite software development Ampolo, Stefano
2023-10-05 Tesi di laurea Magistrale An FPGA toolchain for Graph Neural Network acceleration using high-level synthesis Demasi, Giovanni
2014-03-21 Tesi di Dottorato Harnessing adaptivity analysis for the automatic design of efficient embedded and HPC systems LOVERGINE, SILVIA
2019-12-18 Tesi di laurea Magistrale Integrating components generated with high-level synthesis on a cloud computing platform SPINA, MASSIMO
2010-12-20 Tesi di laurea Magistrale Una metodologia per l'identificazione dei punti critici in applicazioni hard real time GUFFANTI, FRANCESCO MARIA FELICE GASTONE
2010-12-20 Tesi di laurea Magistrale Una metodologia per la stima di prestazioni di sistemi embedded basata su distribuzioni di probabilità DE MARCO, LUCA
2022-12-27 Tesi di Dottorato Modern high-level synthesis : improving productivity with a multi-level approach Curzel, Serena
Mostrati risultati da 1 a 20 di 27
Legenda icone accesso al fulltext

  • File accessibili da tutti
  • File accessibili dagli utenti autorizzati
  • File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
  • File non accessibili