Sfoglia per Relatore
A system-on-chip platform for the protection of on-chip communications
2020/2021 TIBALDI, MATTIA
Trace-based automated logical debugging for high-level synthesis generated circuits
2015/2016 CASTELLANA, MICHELE
Trimming the bit : optimizing high-level synthesis of floating-point based descriptions by extending value range analysis
2018/2019 FIORITO, MICHELE
Universal number : analisi della complessità di una implementazione hardware
2016/2017 GUARINONI, DANIEL
Fulltext | Data | Tipo | Titolo | Autore (i) |
---|---|---|---|---|
2021-04-28 | Tesi di laurea Magistrale | A system-on-chip platform for the protection of on-chip communications | TIBALDI, MATTIA | |
2016-09-28 | Tesi di laurea Magistrale | Trace-based automated logical debugging for high-level synthesis generated circuits | CASTELLANA, MICHELE | |
2020-06-06 | Tesi di laurea Magistrale | Trimming the bit : optimizing high-level synthesis of floating-point based descriptions by extending value range analysis | FIORITO, MICHELE | |
2017-12-21 | Tesi di laurea Magistrale | Universal number : analisi della complessità di una implementazione hardware | GUARINONI, DANIEL |
Legenda icone accesso al fulltext
- File accessibili da tutti
- File accessibili dagli utenti autorizzati
- File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
- File non accessibili