A system-on-chip platform for the protection of on-chip communications

The end of Dennard's scaling is pushing designers towards heterogeneous architectures with several processors and accelerators. While these architecture can achieve energy efficiency and high performance since they are tailored for the target applications. Integrating multiple components also increases the attack surface during data exchanges. We propose WallSoC, an SoC platform composed of an architectural template and a system-level co-design methodology for the protection of on-chip communications. Our architecture template organizes the tiles in dynamic security regions based on the application's requirements with a hardware-assisted security protocol. The co-design methodology uses Ant Colony Optimization to explore design space: it selects the components, determines the application's mapping and scheduling to optimize the execution time, and determines the placement of the tiles to enforce isolation of the communications. Results show high isolation (>90%) even with several security regions, at the cost of an additional area overhead for the network interfaces and the routers of 83% and 8% respectively, and a small performance overhead around 16% in throughput and 17% in latency. It also shows how the use of a security system with dynamic regions allows an exploratory algorithm to work better and thus obtain better results in terms of execution time, up to 34% with respect to the architectures with static security regions.

La fine della legge di Dennard sta spingendo i progettisti verso architetture eterogenee con diversi processori e acceleratori. Sebbene queste architetture possano raggiungere efficienza energetica e prestazioni elevate, l'integrazione di più componenti aumenta la superficie di attacco durante gli scambi di dati esponendola a possibili rischi di sicurezza. Come soluzione proponiamo WallSoC, una piattaforma SoC composta da una architettura basata su NoC e una metodologia di co-design per la protezione delle comunicazioni su chip. Il nostro modello di architettura organizza gli elementi di processo in regioni di sicurezza dinamiche, in base ai requisiti dell'applicazione, attraverso un protocollo di sicurezza implementato in hardware. La metodologia di co-design utilizza Ant Colony Optimization per esplorare lo spazio di progettazione: seleziona i componenti, determina la mappatura e la pianificazione dell'applicazione per ottimizzare il tempo di esecuzione e determina il posizionamento degli elementi di processo nella NoC per rafforzare l'isolamento delle comunicazioni. I risultati mostrano un elevato grado di isolamento tra le comunicazioni (>90%) anche con diverse regioni di sicurezza, con un costo aggiuntivo di area per l’interfaccia di rete e il router pari all’83% e all’8% rispettivamente, e un piccolo decremento delle prestazioni di circa il 16% in throughput e del 17% in latenza complessiva sulle comunicazioni. I risultati mostrano anche come l’utilizzo di un sistema di sicurezza a regioni dinamiche consenta ad un algoritmo esplorativo, come quello usato da noi, di funzionare meglio e quindi di ottenere risultati migliori in termini di tempo di esecuzione delle applicazioni sull’architettura, fino al 34% meglio rispetto alle architetture a regioni di sicurezza statiche.