Elettronica integrata per l'abilitazione veloce di array di rivelatori SPAD

This thesis project aims at designing a fully-CMOS integrated circuit for the fast-gating of SPAD detectors. This operating mode allows to effectively reject unwanted photons and to improve the Dynamic Range in Time Correlated Single Photon Counting measurement while keeping the same acquisition time. An Active Quencing Circuit has been designed: its purpose is the fast and uniform switching of the detector, in order to turn it on and off in about 300 ps (rise time 20%-80% of the PDE). It offers high degree of flexibility to the user, from the free-running mode to the gated mode, till 100MHz of repetition rate measurements and less than 1 ns gate width. The avalanche signal is sensed by a differential read-out circuit, including the SPAD itself and a second dummy detector. This topology is needed to discriminate the avalanche signal despite the strong spurious current spikes flowing in the detector during its fast turning on and correctly timing the incoming photons while the SPAD is switching. The circuit aims to achieve a state of the art temporal resolution in this field (35 ps at 6 V of SPAD overvoltage), thanks to the low-jitter and the high-bandwidth of the transimpedence amplifier designed. This is also useful to minimize crosstalk among different channel, in view of a future expansion of the system in order to compose a detectors array.

Lo scopo di questa tesi è il progetto dell’elettronica integrata in tecnologia fully-CMOS per l’abilitazione veloce di fotorivelatori SPAD. Un circuito di questo tipo è necessario per una efficace reiezione di disturbi ottici indesiderati e per l’aumento del Dynamic Range in misure Time Correlated Single Photon Counting senza incrementare il tempo di acquisizione totale. In particolare, è stato progettato un Active Quenching Circuit (AQC) in grado di generare transizioni di tensione ai capi dello SPAD molto veloci e uniformi, determinando l’accensione del rivelatore in tempi nell’ordine dei 300 ps (tempo di salita 20%-80% della PDE). Esso offre inoltre grande flessibilità di utilizzo: dal funzionamento in free-running alla modalità gated, fino a frequenze di ripetizione della misura di 100 MHz e finestre di abilitazione del rivelatore inferiori al nanosecondo. Il circuito di lettura della corrente di valanga effettua una lettura differenziale facendo uso di una cella dummy. Questa struttura è necessaria per discriminare il segnale dagli impulsi di corrente di feed-through che attraversano lo SPAD durante le veloci transizioni di accensione dello stesso, riuscendo a temporizzare correttamente i fotoni in arrivo immediatamente dopo l’accensione del rivelatore. Il circuito punta inoltre al raggiungimento di una risoluzione temporale allo stato dell’arte in questo campo (35ps a 6V di overvoltage sullo SPAD), grazie ad un’elettronica di lettura della valanga a basso jitter basata su un amplificatore a transimpedenza a larga banda. Quest’ultimo è utile, oltre che a temporizzare la valanga a soglie di corrente molto basse, anche a minimizzare il crosstalk tra i diversi canali di acquisizione, aspetto fondamentale in vista di una futura espansione del sistema a comporre un array di rivelatori.