Coordinated control of voltage and frequency in DVFS capable devices

In today's data communication systems such as high-speed Ethernet transceivers, disk read/write channels, mobile digital receivers, memory interfaces, and so on, Phase Locked Loops (PLLs) are used. The first concepts on the subject date back to 1930 and a theoretical description of a PLL was published in the late '70s, however, the PLL has not spread rapidly due to manufacturing difficulties. Focusing for the purpose of this work on microprocessors, those that include a PLL also include a voltage regulator, given that operation at a certain frequency requires a minimum value of the supply voltage. The coordinated control of the two, however, is made difficult by the diversity between the dynamics of a PLL and that of a voltage regulator. In this work we study some possible techniques for coordinated control of the two systems just mentioned, so as to operate the microprocessor within the admissible voltage and frequency zone, without, however, excessively raise the first for reasons of conservatism, in order to limit consumption. The techniques are tested in simulation and critically compared, to identify the most suitable for typical use cases

Negli odierni sistemi di comunicazione dati quali ricevitori/trasmettitori Ethernet ad alta velocità, canali di lettura/scrittura di dischi, ricevitori digitali mobili, interfacce di memoria e così via, si usano anelli ad aggancio di fase (Phase Locked Loops, PLL). I primi concetti in proposito risalgono al 1930 e una descrizione teorica di un PLL è stata pubblicata alla fine degli anni 70, tuttavia il PLL non si è diffuso rapidamente a causa di difficoltà realizzative. Concentrandosi per lo scopo di questo lavoro sui microprocessori, in quelli che includono un PLL è compreso anche un regolatore di tensione, dato che il funzionamento a una certa frequenza richiede un minimo valore della tensione di alimentazione. Il controllo coordinato dei due è però reso difficile dalla diversità tra la dinamica di un PLL e quella di un regolatore di tensione. In questo lavoro si studiano alcune possibili tecniche di controllo coordinato dei due sistemi menzionati in modo da far operare il microprocessore entro la zona di tensione e frequenza ammissibile, senza però alzare eccessivamente la prima per ragioni di conservatività in modo da limitare il consumo. Le tecniche sono provate in simulazione e confrontate criticamente per individuare la più adatta ai tipici casi di utilizzo.