Progetto e realizzazione di un sistema di acquisizione compatto a 48 canali per applicazioni TCSPC ad alte prestazioni

This thesis work is part of the project of a complete acquisition system with high number of channels for Time-Correlated Single Photon Counting (TCSPC) applications. In particular, my work was the design and the realization of a 48-channel acquisition board able to overtake the actual trade-off between parallelism level and performance. Indeed, state-of-art systems have either high performance, like the Becker&Hickl SPC-154 (4 channels, 6.6 ps FWHM resolution and DNL<1% peak-to-peak), or a high number of channels, like those made inside the Megaframe project (1024 channels, 600 ps FWHM resolution and DNL<70% peak-to-peak). The complete acquisition system is designed to manage 1024 sensors, organized in a 32 × 32 matrix. The realization of an acquisition system with such a high number of parallel channels, each with the Becker&Hickl performance, is out of question, because the resulting data throughput would be extremely high to be managed. For this reason, considering the maximum throughput of the Ethernet 10G the number of acquisition channels has been reduced to 80 each with a conversion frequency of 5MHz. A router is used to forward all of the signals coming from the matrix to the channels divided in two acquisition board with 48 and 32 channel respectively. This board has been designed to overtake the trade-off, which means it has DNL not exceeding few percents of LSB, a resolution in the order of tens of picoseconds and a count rate of several megahertz for each channel. Moreover its dimensions has been kept compact (14×9 cm2) in order to easily insert the system in an experimental setup. As a TCSPC instrument, the core of the board is the block capable to measure a time interval. To get high performance, the TAC-ADC structure has been chosen among those presented in literature, since it provides the lowest differential non linearity meanwhile keeping high both count rate and resolution. It is implemented also the dithering technique to kill the unavoidable DNL worsening due to the ADC.

Questo lavoro di tesi si inserisce nel progetto di un sistema completo di acquisizione per applicazioni di Time-Correlated Single Photon Counting (TCSPC) ad alto numero di canali. In particolare, il lavoro di tesi consiste nel progetto e la realizzazione di una scheda di acquisizione a 48 canali in grado di superare l’attuale trade-off fra grado di parallelismo e prestazioni. Infatti, i sistemi allo stato dell’arte o offrono alte prestazioni, come il Becker&Hickl SPC-154 (4 canali, risoluzione 6.6 ps FWHM e DNL<1% piccopicco), oppure alto numero di canali, come quelli realizzati all’interno del progetto Megaframe (1024 canali, risoluzione 600 ps FWHM e DNL< 70% picco-picco). La scheda è pensata per interfacciarsi con il sistema TCSPC in fase di realizzazione nel gruppo di ricerca. Quest’ultimo è costituito da una testa di rivelazione di 1024 sensori, organizzati in una matrice 32 × 32. Associare a ciascuno dei 1024 SPAD un proprio canale è impensabile perché il throughput di dati sarebbe ingestibile. In particolare, il massimo throughput del sistema (Ethernet 10G) determina un rate di acquisizione limitato a 400Mph/s. Considerando una frequenza di acquisizione tipica del singolo canale pari a 5MHz si è scelto di ridurre il numero di canali ad 80 ed utilizzare un router per instradare su questi tutti i segnali provenienti dai rivelatori verso due schede di acquisizione contenenti rispettivamente 48 e 32 canali. Per superare il trade-off, la scheda di acquisizione progettata è stata pensata per integrare 48 canali ed avere delle prestazioni confrontabili con quelle dei sistemi a singolo canale allo stato dell’arte. Ciò significa che deve avere una DNL contenuta entro pochi punti percentuale di LSB, una risoluzione temporale dell’ordine della decina di picosecondi ed un count rate di diversi megahertz a canale. Inoltre le sue dimensioni sono state mantenute compatte (14 × 9 cm2) al fine di poter inserire agevolmente il sistema all’interno di un setup di misura. Poiché la scheda è pensata per applicazioni di TCSPC, il suo cuore è il blocco capace di misurare un intervallo temporale. Al fine di ottenere alte prestazioni, fra le strutture presenti in letteratura è stata scelta quella TAC-ADC, che garantisce la minore non linearità differenziale, oltre a mantenere alti count rate e risoluzione. Poiché l’ADC degrada però inevitabilmente la DNL del sistema, è stata implementata la tecnica del dithering che la riporta ai livelli dello stato dell’arte.