Time to digital converter differenziale a tripla interpolazione con 7 ps di risoluzione

In the last years, the precise measurements of time interval became very important for many applications in different fields of interest as medicine, biology and numerous physic experiments which used measurements of time-of-flight (TOF) or Time-Correlate Single-Photon Counting (TCSPC) technique. The time intervals are usually represented with two electrical pulses (START and STOP), where the START pulse rep-resents the begin of time interval whereas the STOP pulse indicates its end. The aim of this work is to design a new TDC, starting from a TDC previously developed in our lab, to increase resolution and precision and reduce significantly the conversion time. The developed TDC measures the time intervals with a 4 bit counter that counts the rising edges of a 200 MHz reference clock, obtaining 80 ns Full-Scale Range (FSR). To obtain the high resolution, it has been employed the interpolation technique using three phases of interpolation. The first phase of interpolation is realized by a ‘coarse’ inter-polator that divides the period of the reference clock in 16 parts and successively each part is resolved by successive two phases of interpolation implemented by the Dual ‘Fine’ Interpolator, obtaining the final resolution of about 7 ps. Thanks to the Cyclic Sliding Scale technique, all non-linarites of the TDC, in particular of the Dual ‘Fine’ In-terpolator, would be strongly reduced, guaranteeing the high linearity of converter. In order to guarantee more stability against the variations of temperature, parameters process and supply voltage, DLLs are employed to lock the propagation delay of cells used in the Dual ‘Fine’ interpolator. Particular attention was given on layout of con-verter, reducing the possible asymmetry and mismatches in order to provide the cor-rect function of TDC. The whole project of TDC was done in a 0.35 μm CMOS technology using the Cadence Virtuoso environment and Spectre for simulations.

Negli ultimi anni, la misura di intervalli di tempo con elevata precisione ha assunto una grande importanza in numerose applicazioni in diversi campi di ricerca come nella medicina e nella biologia e in varie esperimenti di fisica che fanno uso della misura del tempo di volo o della tecnica del Time-Correlate Single-Photon Counting (TCSPC). Di solito, l’intervallo di tempo da misurare viene solitamente rappresentato da due impulsi elettrici (START e STOP) in cui l’impulso di START rappresenta l’inizio dell’intervallo di tempo mentre l’impulso di STOP ne indica la fine. L’obbiettivo princi-pale di questo lavoro è di progettare un nuovo Time-to-Digital Converter (TDC), a partire da un convertitore già realizzato precedentemente nel nostro laboratorio, con lo scopo di migliorarne la risoluzione e la precisione e ridurre in modo significativo il tempo di conversione. Il TDC progettato misura gli intervalli di tempo tramite un con-tatore a 4 bit che conta i periodi di un clock di riferimento a 200 MHz, ottenendo un Full Scale Range (FSR) di 80 ns. L’elevata risoluzione è stata ottenuta con la tecnica ad interpolazione, tramite tre fasi di interpolazione. La prima fase di interpolazione viene realizzata dall’interpolatore ‘coarse' che suddivide il clock di riferimento in 16 fasi e successivamente ogni fase viene risolta tramite le successive due fasi di interpolazione realizzata dal Doppio Interpolatore ‘Fine’, ottenendo la risoluzione finale di circa 7ps con un ridotto tempo di conversione (circa 37 ns). Grazie all’uso della tecnica dello re-golo scorrevole ciclica, tutte le non-linearità vengono abbattute in modo significativo, assicurando l‘elevata linearità del TDC. Per garantire che il TDC, in particolare il Doppio Interpolatore ‘Fine’, sia immune alle variazioni di processo, di temperatura e di ali-mentazione, si sono utilizzate delle DLL (Delay Locked Loop), per fissare il ritardo di propagazione nelle celle che lo costituiscono. Particolare attenzione è stata posta nella realizzazione del layout del TDC, riducendo eventuali asimmetrie e possibili mismatch che potrebbero compromettere il corretto funzionamento del circuito. L’intero progetto è stato realizzato in tecnologia CMOS 0.35 μm, utilizzando l’ambiente Cadence Virtuoso e Spectre per le simulazioni.