Progetto di un front-end integrato per la lettura di carica da un rivelatore di fotoni infra-rosso a nano-iniezione

The aim of the present study is the design of an integrated front-end for an innovative detector recently developed at the Northwestern University. The device named nano-injector, is able to detect low optical powers, due to its high internal gain and low dark current. The signal resulting from the detector is constituted by hundreds of electrons and a dark current of 1 nA. The front-end here presented is able to detect the signal at low noise and it is composed of three stages, whose aims are amplifying, filtering and discriminating the signal from the detector. The first stage consists of a charge sensitive amplifier, which converts the signal into an output voltage proportional to its intensity: it is designed in order to provide low noise, since it is the first stage of the front end. The second stage presents a shaping filter, which allows the increase of the signal-to noise ratio and it is designed taking into account the trade-off between the different noise contributions of the first stage. Finally, the last stage is constituted by a comparator that has to detect the signal through the comparison of the output of the shaper with an adjustable threshold. The output of the comparator is a digital signal which is elaborated by the external electronics. The circuit can detect signals with a frequency greater than 1 MHz and the power dissipated from the circuit is less than 100 μW; the latter is an important parameter in view of a future implementation based on arrays.

L’obiettivo del presente lavoro di tesi è il progetto di un circuito di front-end integrato per un nuovo rivelatore in via di sviluppo presso la Northwestern University. Il dispositivo, chiamato nano-iniettore (nano-injector), è in grado di rivelare fino a bassi livelli di potenza ottica grazie all’elevato guadagno interno e alla bassa corrente di buio. Il segnale proveniente dal rivelatore consiste in un impulso con una carica di centinaia di elettroni accompagnato da una corrente di leakage di 1nA. Il front-end realizzato è in grado di leggere il segnale di carica a basso rumore ed è costituito da tre blocchi che hanno il compito di amplificare, filtrare e discriminare il segnale proveniente dal rivelatore. Il primo blocco consiste in un preamplificatore di carica che converte il segnale in una tensione proporzionale alla sua intensità: esso deve essere progettato in modo da fornire basso rumore in quanto è il primo stadio della catena. Il secondo blocco consta di un filtro formatore, che permette di aumentare il rapporto segnale-rumore ed è progettato tenendo conto del trade-off dei differenti contributi di rumore in ingresso al preamplificatore. Infine, l’ultimo blocco è costituito da un comparatore che ha il compito di rivelare l’arrivo del segnale mediante la comparazione dell’uscita del filtro formatore con una soglia regolabile esternamente. L’uscita del comparatore è un segnale digitale che può essere fornito all’elettronica esterna di elaborazione. Il circuito è in grado di acquisire segnali con frequenza di ripetizione degli impulsi maggiore di 1MHz e la potenza dissipata dal circuito è inferiore a 100μW, parametro fondamentale in ottica di una futura parallelizzazione su più canali.