Sigma-Delta analogue-to-digital converter for column-parallel CMOS image sensors

The world of digital imaging has seen a steady growth in the past years, with CMOS Image Sensors (CIS) leading the expansion thanks to their high versatility and their capability to give high speed performance without compromising the image quality. One of the key components in the readout chain of a CIS is the Analogue-to-Digital Converter (ADC), whose speed directly impacts the achievable frame-rate. A CIS can host several ADCs in order to allow for parallelization of the readout: the most commonly employed solution is the column-parallel topology, with one ADC assigned to each column of the pixel matrix. In an ADC for image sensors good noise performance, reduced size and contained spread of the converters’ performance characteristics are required in addition to high conversion speed. Meeting these specifications is a complex challenge, since improving one (e.g. conversion speed and limited spread) often leads to a degradation of the other (such as size and noise). Sigma-Delta (ΣΔ) ADCs have become of interest to the image sensors community as a promising solution to overcome these limitations, thanks to their peculiar architecture and the use of oversampling i.e. sampling the input at a frequency higher than the minimum. This dissertation describes the design of a ΣΔ ADC for column-parallel image sensors, able to give 12-bits resolution in the competitive conversion time of 1μs. The system was realised using TowerJazz 0.18μm process for CMOS Image Sensors. It was designed with the CMOS Sensor Design Group at the Rutherford Appleton Laboratory, in Harwell (Oxfordshire), who design state of the art, low noise CMOS image sensors and radiation detectors intended for scientific applications.

Il mondo dell’imaging digitale ha visto una crescita stabile negli ultimi anni, con i sensori d’immagine CMOS (CMOS Image Sensors, CIS) alla guida dell’espansione grazie alla loro versatilità e capacità di prestazioni ad alta velocità senza compromettere la qualità dell’immagine. Uno dei componenti chiave nella catena di lettura in un CIS è il convertitore analogico-digitale (Analogue-to-Digital Converter, ADC), la cui rapidità contribuisce a determinare il numero di fotogrammi per secondo (frame-rate) ottenibili dal sensore. Il chip di un CIS può ospitare diversi ADC per permettere una parallelizzazione della lettura: la soluzione più comunemente adottata è la topologia a “colonne parallele” (column-parallel), con un ADC assegnato a ciascuna colonna della matrice di pixel del sensore. Le principali specifiche di un ADC per sensori d’immagine, in aggiunta ai fondamentali requisiti sull’alta velocità di conversione, riguardano basso rumore, dimensioni ridotte e un contenuto mismatch tra le prestazioni dei diversi ADC. Rispettare questi vincoli è una sfida complessa, poiché migliorare uno di questi aspetti (ad esempio velocità di conversione e contenimento del mismatch) porta spesso al peggioramento di un altro (ad esempio rumore e dimensioni). Gli ADC Sigma-Delta (ΣΔ) hanno iniziato ad attirare l’interesse della comunità dell’imaging in quanto promettente soluzione per il superamento di questi limiti, grazie alla loro peculiare architettura ed all’uso di oversampling, ossia il campionamento dell’ingresso ad una frequenza maggiore della minima necessaria. Il presente lavoro di tesi descrive il progetto di un ADC ΣΔ per sensori column-parallel, in grado di dare 12 bits di risoluzione nel competitivo tempo di conversione di 1μs. Il sistema è stato realizzato nella tecnologia TowerJazz 0.18μm per CIS. È stato progettato all’interno del CMOS Sensor Design Group al Rutherford Appleton Laboratory, in Harwell (Oxfordshire), dove vengono realizzati CIS e sensori di radiazione a basso rumore allo stato dell’arte per applicazioni in ambito scientifico.