Al giorno d’oggi i processori che utilizzano algoritmi neurali in grado di imitare il cervello umano sono in grado di risolvere problemi complessi (analisi dati in tempo reale, riconoscimento di immagini, etc) con prestazioni nettamente superiori ai computer tradizionali. Con un approccio di questo tipo, però, all’aumentare del numero di neuroni e di sinapsi artificiali il consumo di potenza dei processori tende a divergere e a diventare insostenibile. Risulta dunque evidente che la nuova sfida, in ambito elettronico, consiste nello sviluppo di sistemi compatti e a basso consumo di potenza specificatamente progettati per implementare reti neurali ad alta densità. Nell’ambito del progetto di tesi è stato realizzato un prototipo di rete neurale analogica a sinapsi memristive (di tipo ReRAM) per il riconoscimento di pattern visivi. Le sinapsi impiegate si basano su una struttura 1 transistore/1 resistore (1T-1R), grazie alla quale si possono implementare sia la fase di trasmissione degli impulsi interneuronali sia la fase di aggiornamento dei pesi sinaptici secondo il protocollo di spike-timing-dependent-plasticity (STDP). In prospettiva questa soluzione consente di avere sinapsi artificiali non volatili compatibili con la tecnologia CMOS in grado di combinare alta densità di integrazione, basso consumo di potenza ed elevata velocità di switching. Nel corso del lavoro è stata sviluppata una tipologia di neurone hardware (basata su un modello leaky-integrate-and-fire) compatibile con le sinapsi 1T-1R e con il protocollo STDP. In seguito sono state progettate una motherboard con 25 pre-neuroni e un post-neurone di una rete neurale a singolo layer e cinque schede inseribili nella motherboard (su cui sono montati i silicon die con le sinapsi). È previsto infine l’uso di un microcontrollore per configurare con ampio grado di libertà i parametri fondamentali del sistema, come la durata e l'ampiezza degli impulsi generati dai neuroni artificiali per adattarsi a diverse tecnologie 1T-1R, oltre che fornire i pattern di ingresso e registrare in tempo reale sia l’evoluzione dei pesi sinaptici durante la fase di apprendimento sia l’uscita del post-neurone.
Realizzazione di un prototipo di rete neurale analogica a sinapsi memristive per il riconoscimento di pattern visivi
CONFALONIERI, RICCARDO
2015/2016
Abstract
Al giorno d’oggi i processori che utilizzano algoritmi neurali in grado di imitare il cervello umano sono in grado di risolvere problemi complessi (analisi dati in tempo reale, riconoscimento di immagini, etc) con prestazioni nettamente superiori ai computer tradizionali. Con un approccio di questo tipo, però, all’aumentare del numero di neuroni e di sinapsi artificiali il consumo di potenza dei processori tende a divergere e a diventare insostenibile. Risulta dunque evidente che la nuova sfida, in ambito elettronico, consiste nello sviluppo di sistemi compatti e a basso consumo di potenza specificatamente progettati per implementare reti neurali ad alta densità. Nell’ambito del progetto di tesi è stato realizzato un prototipo di rete neurale analogica a sinapsi memristive (di tipo ReRAM) per il riconoscimento di pattern visivi. Le sinapsi impiegate si basano su una struttura 1 transistore/1 resistore (1T-1R), grazie alla quale si possono implementare sia la fase di trasmissione degli impulsi interneuronali sia la fase di aggiornamento dei pesi sinaptici secondo il protocollo di spike-timing-dependent-plasticity (STDP). In prospettiva questa soluzione consente di avere sinapsi artificiali non volatili compatibili con la tecnologia CMOS in grado di combinare alta densità di integrazione, basso consumo di potenza ed elevata velocità di switching. Nel corso del lavoro è stata sviluppata una tipologia di neurone hardware (basata su un modello leaky-integrate-and-fire) compatibile con le sinapsi 1T-1R e con il protocollo STDP. In seguito sono state progettate una motherboard con 25 pre-neuroni e un post-neurone di una rete neurale a singolo layer e cinque schede inseribili nella motherboard (su cui sono montati i silicon die con le sinapsi). È previsto infine l’uso di un microcontrollore per configurare con ampio grado di libertà i parametri fondamentali del sistema, come la durata e l'ampiezza degli impulsi generati dai neuroni artificiali per adattarsi a diverse tecnologie 1T-1R, oltre che fornire i pattern di ingresso e registrare in tempo reale sia l’evoluzione dei pesi sinaptici durante la fase di apprendimento sia l’uscita del post-neurone.File | Dimensione | Formato | |
---|---|---|---|
2016_12_Confalonieri.pdf
non accessibile
Descrizione: Testo della tesi
Dimensione
3.09 MB
Formato
Adobe PDF
|
3.09 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/10589/131436