This thesis addresses the mathematical and numerical modeling of charge-trap (CT) memory cells. These devices appear as a promising evolution of the clas- sical planar floating-gate technology by keeping Flash storage solutions aligned with Moore’s Law. The main novelty of the thesis consists of the introduction of a physically based mathematical and computational model of a CT memory using a multiscale approach. The method is based on the description of carrier tunneling on a one-dimensional (1D) manifold that is immersed in two-dimensional (2D) and three-dimensional (3D) geometrical representations of the memory cell. The adoption of the multiscale formulation significantly reduces the computational effort without compromising the physical reliability of the scheme. Model and its numerical finite element approximation are validated through the extensive study of test and realistic device structures in planar and cylindrical configurations. Simulation results agree favorably with experimental data and physical intuition.
Questo lavoro di tesi affronta lo studio matematico e numerico di celle di memoria a intrappolamento di carica (CT). Tali dispositivi si propongono come una alternativa assai promettente della classica tecnologia planare a Floating Gate in quanto permettono di proseguire lungo la traiettoria ideale tracciata dalla Legge di Moore. Il principale contributo della tesi consiste nell’introduzione e implementazione numerica, con un metodo di calcolo ad elementi finiti, di un modello computazionale di tipo multiscala per una cella CT. Il metodo si basa sulla descrizione del tunneling su una varietà unidimensionale (1D) immersa all’interno di geometrie bidimensionali (2D) e tridimensionali (3D) della cella. L’approccio multiscala ha il considerevole pregio di ridurre in modo drastico il costo computazionale senza per questo penalizzare apprezzabilmente la qualità della descrizione fisica dei fenomeni di trasporto di carica. Il modello numerico è validato attraverso un’adeguata campagna di simulazioni su strutture a geometria planare e cilindrica. I risultati dei calcoli si dimostrano in buon accordo sia con i dati sperimentali attualmente disponibili sia con l’intuizione fisica.
Modeling and simulation of charge-trap memories
VACCARO, FRANCESCO
2015/2016
Abstract
This thesis addresses the mathematical and numerical modeling of charge-trap (CT) memory cells. These devices appear as a promising evolution of the clas- sical planar floating-gate technology by keeping Flash storage solutions aligned with Moore’s Law. The main novelty of the thesis consists of the introduction of a physically based mathematical and computational model of a CT memory using a multiscale approach. The method is based on the description of carrier tunneling on a one-dimensional (1D) manifold that is immersed in two-dimensional (2D) and three-dimensional (3D) geometrical representations of the memory cell. The adoption of the multiscale formulation significantly reduces the computational effort without compromising the physical reliability of the scheme. Model and its numerical finite element approximation are validated through the extensive study of test and realistic device structures in planar and cylindrical configurations. Simulation results agree favorably with experimental data and physical intuition.File | Dimensione | Formato | |
---|---|---|---|
2016_12_Vaccaro.pdf
non accessibile
Descrizione: Testo della tesi
Dimensione
12.63 MB
Formato
Adobe PDF
|
12.63 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/10589/132500