Development and validation of a diagnostic gate driver for high-voltage transistors

In modern power electronics the reliability of power semiconductors has an ever increasing importance. To ensure the reliability of such devices stress tests are carried out. In order to obtain the necessary data to assess the reliability various Device Under Test (DUT) parameters have to be monitored. This thesis discusses the development, implementation and evaluation of a Diagnostic Gate Driver (DGD), enabling the online in-situ monitoring of device parameters of the DUT in an application related stress test for high-voltage MOSFETs. In the first part, the requirements of the stress test are presented and the deduced functions of a DGD are summarized. Afterwards, different concepts of a DGD are introduced and discussed. Consequently, the specific circuit implementations are highlighted and explained. In the end, an isolated DGD consisting of a microcontroller and various in-situ measurements, floating with respect to the DUT's source, is implemented. The developed hardware is then tested and evaluated within an application related stress test. The results show, that the concept of a floating DGD with microcontroller is very promising. The first design iteration of the DGD provided great insight into the stress test's system performance and was able to help identify some shortcomings of the current implementation. Further redesigns will be required to make use of the DGD's full potential. Especially with respect to common-mode immunity additional learning cycles will be necessary. Nonetheless, a functional prototype has been implemented and the basic functionalities have been demonstrated successfully.

Nella moderna elettronica di potenza, l’affidabilità dei dispositivi di potenza assume un ruolo sempre più importante. Per verificarla, vengono effettuate diverse prove di fatica e di durata e per acquisire sufficienti dati di affidabilità, è necessario monitorare i parametri di un numero elevato di dispositivi (Device Under Test (DUT)). Questa tesi illustra lo sviluppo, l’implementazione e la valutazione di un Diagnostic Gate Driver (DGD) per transistori MOSFET ad alta tensione, che permetta il monitoraggio continuo ed in-situ dei parametri del dispositivo DUT sottoposto a test di stress simili alle condizioni operative. La prima parte della tesi discute i requisiti dei test di stress ed illustra le funzioni da implementare nel DGD. Successivamente, la tesi presenta le specifiche ed i requisiti del DGD proposto. Conseguentemente, i capitoli successivi dettagliano l’implementazione circuitale dei vari blocchi. Infine, la tesi descrive l’implementazione di un DGD isolato, utilizzante un microcontrollore, ed i risultati di varie misure in-situ, flottanti rispetto al DUT. L’hardware sviluppato è stato caratterizzato e validato in una reale implementazione applicativa di test di stress. I risultati mostrano che l’approccio del DGD flottante con microcontrollore è molto promettente. Questa prima implementazione ha permesso di acquisire una maggior conoscenza delle prestazioni complessive del sistema di collaudo ed ha fornito anche un valido ausilio per identificarne alcuni problemi e limitazioni. Una successiva riprogettazione permetterà di giungere alle piene potenzialità del sistema proposto; soprattutto per quanto riguarda l’immunità di modo comune sarà necessario acquisire altre caratterizzazioni. In conclusione, nonostante alcune limitazioni, il prototipo è stato progettato, realizzato e validato con successo.