Graphene nanoelectronics: from graphene field-effect transistors to integration with semiconductor technology

It has been almost thirteen years since Andre Geim and Konstantin Novoselov succeed in the isolation of graphene and performed early studies of its properties. From that time on, a “gold rush” started in the investigation of 2D materials. Graphene exhibits a very high carrier mobility and thermal conduction at room temperature as well as an incredible mechanical strength. These properties have caught the attention of many research groups which started considering this material as a possible replacement of Si in conventional CMOS technology. Despite very promising properties of GFETs which have been demonstrated during the first years of graphene research, we are still far away from the performances offered by conventional Si technology. The main reason for this is the semimetal nature of graphene. This not only prevents graphene transistors to be turned off increasing the power consumption, but also affects the voltage gain. The large contact resistance and the poor saturation in GFETs, further limit the performances of graphene in high-frequency devices. This work provides a contribution to the development of graphene electronic devices, optimizing GFET parameters and exploiting unique graphene properties to design a new class of integrated graphene-semiconductor devices. An intensive study on the metal-graphene contact resistance (RC) was performed by transmission line measurements (TLMs) at room temperature. Different type of metals (Au and Ag) and metal stacks (Pd/Au, Ni/Au and Au/Al) were tested. It was found that pure Au provides the lowest RC at the Dirac point with an average value of ∼ 270Ωµm. To further reduce RC, a matrix of holes was etched in the graphene beneath the metal contacts. This promoted the edge contact injection in graphene leading to a record low RC = 23Ωµm at the Dirac point. The doping of graphene induced by the types of metal contacts was exploited to create an asymmetric contacts GFET (AC-GFET). The AC-GFETs exhibited a very low output conductance gd compared to the conventional symmetric GFETs. In this technology, short channel AC-GFETs (gate length L down to 200nm) were successfully fabricated and tested. AC-GFETs with very high intrinsic voltage gain AV0 were obtained, with a record AV0 = 24.1dB at L = 500nm. Complementary inverters based on AC-GFETs (L = 500nm) and exhibiting DC voltage gain up to |AV| = 5.5 were demonstrated. These devices were cascaded to obtain the first graphene static random access memory (SRAM) cells. The fabricated graphene SRAMs shown a good data retention time of ∼ 50ms. The graphene-semiconductor Schottky junction was exploited to develop a graphene based transistor. In this device the 2D properties of graphene were exploited to enhance the performances of the conventional semiconductor FET.

Dal momento in cui Andre Geim e Konstantin Novoselov sono riusciti nell’impresa di isolare e studiare il grafene, una vera e propria corsa all’oro è partita nell’utilizzo di materiali bidimensionali per le più svariate applicazioni. La straordinaria mobilità elettrica, l’eccezionale conducibilità termica e l’alta resistenza meccanica, rendono il grafene un perfetto candidato per la fabbricazione di dispositivi elettronici. Nei primi anni dopo la sua scoperta, era idea comune che il grafene avrebbe potuto essere un ottimo candidato per sostituire il silicio nella tecnologia CMOS. Nonostante queste premesse, i transistor in grafene (o GFETs) non sembrano poter essere competitivi con la tecnologia in silicio, principalmente per l’impossibilità di spegnere i GFETs che ha conseguenze negative sul guadagno dei transistor stessi. Oltre ciò, la grande resistenza di contatto e la cattiva saturazione della corrente di drain, limitano le performance dei GFETs in alta frequenza. Questo lavoro di tesi fornisce un contributo allo sviluppo di dispositivi elettronici in grafene, ottimizzando i parametri dei GFETs e sviluppando una nuova classe di dispositivi in grado di sfruttare le proprietà del grafene nell’integrazione con i semiconduttori convenzionali. È stato effettuato uno studio approfondito sula resistenza di contatto tra metallo e grafene (RC) tramite “transmission line measurements” (TLM) a temperatura ambiente. Sono stati testati differenti tipi di metalli (come Au e Ag) e differenti combinazioni di metalli (come Pd/Au, Ni/Au e Au/Al). La più bassa RC al punto di Dirac è stata fornita da contatti in oro puro con un valore medio di ≈ 270 Ωµm. Per ridurre ulteriormente questo valore, abbiamo scavato una matrice di buchi nel grafene sotto al contatto al fine di incrementare l’iniezione di carica da parte dei bordi di grafene. In questo modo siamo riusciti ad ottenere un valore record di RC = 23 Ωµm al punto di Dirac. Abbiamo inoltre sfruttato il doping indotto dal contatto metallico per creare un nuovo tipo di GFET con source e drain composti di due materiali differenti. Abbiamo nominato questi nuovi tipi di GFETs AC-GFETs. Tali dispositivi mostrano una bassa “output conductance) gD rispetto ai classici GFETs. Grazie a questa tecnologia sono stati fabbricati e testati AC-GFETs con lunghezza di canale L fino ad un minimo di 200 nm e con guadagno di tensione fino ad un massimo di 24.1db per L = 500 nm. Questi transistor sono stati utilizzati per creare circuiti elettronici come “inverter logici” e celle di memoria (SRAM). Inverter basati su AC-GFETs con lunghezza di canale di 500nm hanno mostrato un guadagno di 5.5. Le SRAM fabbricate con questa tecnologia hanno mostrato un’ottima stabilità con un tempo di ritenzione dei dati pari a ≈ 50 ms. In ultimo è stato sviluppato un transistor basato sull'integrazione di grafene con i semiconduttori convenzionali che sfrutta la proprietà di ambipolarità del grafene per migliorare le performance offerte dal semiconduttore.