In the past few years a growing interest for the use of MEMS resonators in Real-Time Clocks has been observed, following the numerous advantages offered by this kind of devices with respect to traditional resonators based on quartz crystals. Their use in consumer applications, requiring accurate time references on the whole temperature range from -40°C to 85°C, is limited by the resonance frequency dependence on temperature, unless some kind of compensation is implemented. Typical Clock applications for mobile devices also require that such a component, being constantly in operation, has a limited impact on the current consumption of the whole device. Consequently there is a great interest in the development of a low-power electronic-level compensation scheme. The architecture that has found its way in literature and a few commercial solutions is based on the use of a fractional divider as frequency compensation element, followed by a PLL required for jitter filtering. Following a general introduction to the topic of temperature compensation, the discussion deals, first of all, with a theoretical study of said architecture, aimed at the identification of the optimum design parameters; secondly, with the implementation of a few building blocks from a low-power perspective; finally, with the analysis of a jitter filtering technique alternative to a PLL.
Negli ultimi anni si è assistito ad un crescente interesse per l'uso di risonatori MEMS nella realizzazione di Real-Time Clock, come conseguenza dei numerosi vantaggi offerti da questa categoria di dispositivi rispetto ai tradizionali risonatori basati su quarzo cristallino. Il loro utilizzo in applicazioni consumer, che richiedono un riferimento temporale accurato su tutto l'intervallo di temperatura da -40°C a 85°C, è limitato dalla dipendenza parabolica della frequenza di risonanza dalla temperatura, a meno che non venga implementata una forma di compensazione. Le tipiche applicazioni di un Clock per dispositivi mobili richiedono, inoltre, che il componente, costantemente in funzione, abbia un impatto minimo sui consumi dell'intero dispositivo su cui è montato. È quindi di grande interesse lo sviluppo di uno schema elettronico di compensazione a basso consumo di potenza. L'architettura che si è fatta strada in letteratura e in alcune soluzioni commerciali è basata sull'uso di un divisore frazionario per la compensazione di frequenza, seguito da un PLL che opera un filtraggio del jitter del segnale compensato. A seguito di una breve introduzione generale alla compensazione di temperatura, la discussione è volta in primo luogo allo studio teorico di questa architettura, con lo scopo di identificarne i parametri di progetto ottimali; in secondo luogo all'implementazione di alcuni suoi blocchi costitutivi in ottica low-power; infine all'analisi di una tecnica di filtraggio del jitter alternativa ad un PLL.
Elettronica a bassa potenza per un real-time clock compensato in temperatura basato su risonatore MEMS
FRIGERIO, PAOLO
2017/2018
Abstract
In the past few years a growing interest for the use of MEMS resonators in Real-Time Clocks has been observed, following the numerous advantages offered by this kind of devices with respect to traditional resonators based on quartz crystals. Their use in consumer applications, requiring accurate time references on the whole temperature range from -40°C to 85°C, is limited by the resonance frequency dependence on temperature, unless some kind of compensation is implemented. Typical Clock applications for mobile devices also require that such a component, being constantly in operation, has a limited impact on the current consumption of the whole device. Consequently there is a great interest in the development of a low-power electronic-level compensation scheme. The architecture that has found its way in literature and a few commercial solutions is based on the use of a fractional divider as frequency compensation element, followed by a PLL required for jitter filtering. Following a general introduction to the topic of temperature compensation, the discussion deals, first of all, with a theoretical study of said architecture, aimed at the identification of the optimum design parameters; secondly, with the implementation of a few building blocks from a low-power perspective; finally, with the analysis of a jitter filtering technique alternative to a PLL.File | Dimensione | Formato | |
---|---|---|---|
2018_10_Frigerio.pdf
non accessibile
Descrizione: Testo della Tesi
Dimensione
3.85 MB
Formato
Adobe PDF
|
3.85 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/10589/142958