High efficiency, low noise class-C LC-tuned CMOS VCO design in 28nm FDSOI technology

This thesis presents a detailed analysis of the Class-C oscillator, both from a theoretical standpoint, discussing maximum achievable performance, and from a practical one, actually detailing the implementation of a GSM-compliant, dual-transconductor, Class-C LC-tuned CMOS VCO. The design spans from pen-and-paper calculations to the first layout stage, in which the accurate performance of the critical blocks is assessed with post-layout simulations, passing through both schematic-level and post-layout Periodic Transfer Function (PXF) analyses to investigate the mechanisms with which the noise from the devices is transferred to output phase perturbation. In this work an innovative startup circuit was designed, necessary for Class-C operation, devised thanks to a novel understanding of the intrinsic feedback loop embedded into the oscillator, ultimately resulting in a self-biased structure. The 3.6GHz VCO designed features a 22% continuous tuning range, obtained with a three-level digital tuning scheme (7 coarse, 15 fine and 15 ultra-fine levels) plus an analog diode-varactor, presenting an SSCR at 20MHz offset from the oscillation frequency lower than -155dBc/Hz across the whole range (GSM specification). The circuit consumes only 1.67mW (startup included), leading to an average FoM higher than 197dB, average 1/f^3 corner frequency of 300kHz and 30ns worst case startup time from noise. The speed, area, simplicity, power and noise performance of the devised startup methodology might allow the Class-C oscillator to overcome the mainstream Class-B in most applications.

Questa tesi presenta un'analisi dettagliata dell'oscillatore in Classe C, sia da un punto di vista teorico, discutendo delle massime prestazioni ottenibili, che da uno pratico, dettagliando effettivamente l'implementazione di un VCO CMOS, sintonizzato LC a doppio transconduttore in Classe C, conforme al GSM. Il progetto spazia da conti carta e penna al primo stadio di layout, nel quale le precise prestazioni dei blocchi critici sono valutate con simulazioni a seguito del layout, passando da analisi della Funzione di Trasferimento Periodica (PXF) sia a livello di schematico che a seguito del layout per investigare i meccanismi con cui il rumore è trasferito dai dispositivi a perturbazione della fase dell'uscita. In questo lavoro si è progettato un innovativo circuito di avviamento, necessario per operare in Classe C, ideato grazie ad una nuova comprensione dell'intrinseco anello di retroazione inserito nell'oscillatore, risultante infine in una struttura auto-polarizzante. Il VCO progettato a 3.6GHz é dotato di un intervallo di sintonia continuo del 22%, ottenuto con uno schema di accordo digitale a tre livelli (7 livelli grezzi, 15 fini e 15 molto fini) più un varactor analogico a diodi, presentando un SSCR a 20MHz di distanza dalla frequenza di oscillazione inferiore a -155dBc/Hz per tutto l'intervallo (specifiche GSM), consumando solo 1.67mW (avviamento incluso), portando ad una FoM media maggiore di 197dB, frequenza d'angolo 1/f^3 media di 300kHz e nel caso pessimo tempo di avviamento dal rumore di 30ns. La rapidità, l'area, la semplicità, le prestazioni di potenza e rumore della metodologia di avviamento ideata potrebbero permettere all'oscillatore in Classe C di superare il tradizionale Classe B nella maggior parte delle applicazioni.