Design of a power-optimized radiation-hard dynamic memory in 130nm technology for future experiments at CERN LHC

This work presents the design of a radiation-tolerant DRAM for applications in High Energy Physics experiments ASICs. The memory is designed in a standard 130nm CMOS technology with a 1.2V supply. To our knowledge, it is the first example of a dynamic memory block targeted for radiation hardness up to 200Mrad. The design improves significantly the area and power characteristics of an alternative static memory block for an equivalent radiation level. Modern HEP experiments require robustness to radiation doses more than two orders of magnitude higher than in already demanding space applications. The severe degradation typically caused by radiation on semiconductor devices causes issues that we addressed with design mitigation techniques. The presented memory is a full custom word-oriented dual-ported block with a synchronous interface. The cell dimensions are 1.83µm×1.73µm, resulting in a 60% area reduction with respect to the benchmark SRAM. An innovative approach for the design was to use an additional supply voltage of 1.1V, dedicated to driving the bit lines. This solution increases the retention time of the memory and lowers its power consumption by 20%. Furthermore, to enhance the writing of zeros in the storage node, a second negative supply of −100mV was employed for driving the word-lines. A prototype was implemented and successfully tested up to 200Mrad, with less than 5% shift over the nominal power consumption of 4.25mW. The power budget is 5 times smaller than the one of the benchmark SRAM. A second design of the memory cell in 65 nm technology was developed to evaluate the potential gain in this more advanced technology. It resulted in a size of 1.24 µm×1.56 µm and an expected power of approximately 40% of the 130 nm version. The approach of using a dynamic memory block proved to be extremely advantageous in terms of power consumption for the application considered.

Questa tesi descrive la progettazione di una RAM per applicazioni in esperimenti di fisica delle alte energie. La memoria è stata disegnata in una tecnologia standard (ovverosia non modificata per applicazioni in ambiente radioattivo) in 130nm con alimentazione a 1.2V. A nostra conoscenza possiamo dire che si tratti del primo esempio di memoria dinamica capace di tollerare dosi di radiazione fino a 200Mrad. Questa dose totale di radiazione supera di più di due ordini di grandezza quella sperimentata da applicazioni in campo aerospaziale. I problemi legati al forte degrado indotto dall’irradiamento in dispositivi a semiconduttore sono stati affrontati con tecniche di design. La memoria si propone come migliorativa in termini di consumo di potenza rispetto a una SRAM con equivalente tolleranza alle radiazioni. La DRAM progettata consiste in un blocco da 256×512 bit, con porte di accesso separate per scrittura e lettura e viene operata con una interfaccia sincrona. La dimensione della cella usata nella memoria è di 1.83µm×1.73µm, risultando minore del 60% in area rispetto alla memoria presa come termine di paragone. Un approccio innovativo al design è l’utilizzo di una tensione di alimentazione aggiuntiva a 1.1V per pilotare le bit-line. Questa soluzione permette un aumento del tempo di ritenzione e una diminuzione del consumo di potenza. Inoltre, per ridurre il livello di tensione dello zero logico immagazzinato nella cella e quindi aumentare il margine di rumore, si è scelto di utilizzare una alimentazione ausiliaria a −100mV. Un prototipo della memoria in 130nm è stato prodotto e testato con successo, dimostrandosi resistente a livelli di radiazione fino a 200Mrad con una variazione del consumo di potenza inferiore al 5%. La potenza misurata è di 4.25mW, 5 volte inferiore alla memoria di riferimento. Un secondo design della cella di memoria in 65nm è stato realizzato per valutare il possibile vantaggio nell’uso di tecnologie più scalate. Le dimensioni della cella sono 1.24µm×1.56µm e il consumo di potenza atteso è il 40% della versione in 130nm. L’uso di una architettura dinamica ha perciò dimostrato di essere estremamente vantaggioso per l’applicazione considerata.