Performance and reliability issues of NAND Flash cells at the transition from planar to 3-D array architectures

NAND Flash memory technology is, nowadays, the most successful integrated solution for the nonvolatile storage of information. Its success stems from an uninterrupted increase in storage density, and, therefore, reduction of cost per gigabyte, that has continued during the past 20 years. Until around 2015 this was achieved thanks to scaling, i.e. the reduction of the feature size of each memory element. However, both physical limitations arising from the discrete nature of charge and matter and the soaring manufacturing costs due to process complexity have pushed the industry to a shift of paradigm. This is represented by the introduction of three-dimensional (3-D) NAND Flash arrays in which vertical stacking of many memory layers replaces cells miniaturization, thus allowing to break the traditional trade-off between the size of each memory element and storage density. In spite of the fact that the transition from a planar to a 3-D architecture has brought to a general improvement of the reliability of memory arrays, 3-D integration requires to implement a polycrystalline silicon channel in place of a monocrystalline one. The high density of spurious states at the polysilicon grain boundaries is responsible, first of all, for an increase in the resistivity of the channel material. Moreover, charge trapping/detrapping at these trap states represents an additional contribution to threshold voltage instabilities, negatively affecting array reliability. In this framework, this Ph.D. thesis aims at understanding the main reliability issues affecting NAND Flash technology at the transition from planar to 3-D arrays, highlighting the physical constrains that have halted horizontal scaling and discussing the new emerging issues that affect next generation 3-D NAND Flash arrays and that arise from the polycrystalline nature of the channel implemented in them.

La tecnologia NAND Flash è attualmente la soluzione maggiormente diffusa per lo storage non volatile di informazione. Il suo successo deriva da un ininterrotto aumento nella densità di archiviazione e dalla conseguente diminuzione del costo per gigabyte che sono continuati durante gli ultimi 20 anni. Fino a circa il 2015 tutto ciò è stato possibile grazie allo scaling, cioè la riduzione della dimensione caratteristica di ciascun elemento di memoria. Tuttavia, sia limiti fisici che derivano dalla natura discreta della carica e della materia, che gli elevati costi di processo hanno spinto l'industria ad un cambiamento di paradigma. Questo è rappresentato dall'introduzione della tecnologia NAND Flash tridimensionale (3-D), in cui la sovrapposizione di più layer di memoria lungo la direzione verticale sostituisce la riduzione delle dimensioni delle celle, permettendo in questo modo di rompere il trade-off tra dimensione di ogni elemento di memoria e densità di storage. Sebbene il passaggio dall'architettura planare a quella 3-D ha portato ad un miglioramento generale dell'affidabilità degli array di memoria, l'integrazione 3-D richiede l'implementazione di un canale in silicio policristallino (polisilicio) invece che monocristallino. L'alta densità di stati spuri ai bordi dei grani di polisilicio è responsabile, prima di tutto, di un aumento della resistività del canale. Inoltre, intrappolamento e rilascio di carica da parte dei suddetti stati trappola rappresenta un contributo aggiuntivo a fenomeni di instabilità di soglia. In questo contesto, la presente tesi di dottorato punta a comprendere le principali problematiche affidabilitstiche che affliggono la tecnologia NAND Flash, evidenziando i limiti fisici che hanno bloccato lo scaling orizzontale e discutendo i fenomeni emergenti che affliggono gli array di memoria 3-D NAND Flash e che originano dalla natura policristallina del canale in essi implementato.