Linear SPAD array for quantum communication

Quantum communication is a fast-growing field that takes advantage of the quantum physics laws to protect and secure sensitive data. In particular, in Quantum Key Distribution (QKD) application, encrypted data are sent and then decrypted by the receiver through a key based on a quantum states, which ensures high entropy of the generated random key. My thesis work takes part of the European project UNIQORN (Affordable Quantum Communication for Everyone: Revolutionizing the Ecosystem from Fabrication to Application) whose aim is to develop a full Quantum System on Chip (QSoC) for telecom application, and in particular a Differential Phase Shift – QKD device. One of the main building blocks of the required system is an optical path Quantum Random Number Generator (QRNG), which comprises a single photon source in the visible range, a polymer board to perform some optical processing, a detector that reveals the position of the detected photon randomly split, and a post-processing part to increase the entropy of the generated random numbers. During my thesis work I designed and developed a 32×1 linear array based on Single Photon Avalanche Diode (SPAD) detectors for the generation of a raw random number, by revealing the position on the array of the single photon impinging on it. Moreover, the developed integrated circuit exhibits some additional features and it can be seen as a preliminary version for testing purposes for different applications, outside the scope of the project. To be more specific, the chip has three operation modes, here reported. First one is Single-Hit Mode, needed to reveal the position of the pixel triggered by a single photon in a time window synchronous with the laser emission. The 5-bit address of the pixel position is provided, representing a pseudo-random number. Multi-Hit Mode is used to identify a coincidence of a certain number of photons, detected within a specified time window, for applications such as background rejection in Light Detection and Ranging (LIDAR) or quantum microscopy. This operation mode employs a logic able to detect the presence of more than a user-selectable number of photons impinging on the array, namely one, two, three or four. At last, Simple Detector Mode provides an output pulse for each of the 32 pixels, synchronous with the photon detection on the array. The linear array architecture consists of 32 pixels, each made by 4 SPADs with different diameter (5 µm, 10 µm, 20 µm, 50 µm) and their own quenching circuit. A coincidence logic circuit based on a selectable multi-threshold current comparator implements both single-hit and multi-hit modes. At last, an output block deals with the signals readout, operating either in serial or parallel mode. The overall chip structure has been tailored in order to perfectly lay in front of the polymer board and to communicate with an external PCB board. The design has been performed in 0.16 μm BCD technology using the Cadence Virtuoso design environment.  

Negli ultimi decenni, la comunicazione quantistica è sicuramente uno dei campi di ricerca in crescita più rilevanti. Sfruttando infatti le leggi della meccanica quantistica, è possibile creare un sistema di crittografia e decrittografia dei dati, raggiungendo un maggior livello di sicurezza. Una delle applicazioni è la Quantum Key Distribution (QKD), che implementa la crittografia di dati tramite lo scambio di una chiave basata su stati quantici. Il mio lavoro di tesi è inserito all’interno del progetto europeo UNIQORN (Affordable Quantum Communication for Everyone: Revolutionizing the Ecosystem from Fabrication to Application), il quale si prefigge di sviluppare un Sistema Quantistico su Chip (Quantum System on Chip, QSoC) completo, basato sulla la Differential Phase Shift QKD, per applicazioni nell’ambito della telecomunicazione. Tra i vari sottosistemi che lo costituiranno, vi è un Generatore Quantistico di Numeri Casuali (Quantum Random Number Generator, QRNG), usato per la generazione delle chiavi. Il QRNG è implementato nella versione “optical path” (percorso ottico), comprendendo una sorgente a singolo fotone nello spettro del visibile, un sistema ottico integrato che trasmette su un percorso casuale il fotone, un rivelatore che fornisce la posizione del singolo fotone assorbito e infine un post-processing implementato per aumentare la casualità del numero. Durante il lavoro di tesi mi sono occupato quindi di sviluppare un array lineare di rivelatori a singolo fotone (Single Photon Avalanche Diode, SPAD) con 32×1 pixel, allo scopo di generare numeri casuali, rivelando la posizione di assorbimento del fotone. Lo stesso array potrà essere usato come versione preliminare per diverse applicazioni, fuori dallo scopo primario del progetto. Precisamente, l’array avrà tre modalità di funzionamento. La prima, Single-hit mode, è definita per rivelare la posizione del pixel scattato per l’arrivo di un solo fotone in tutto l’array. L’osservazione è effettuata all’interno di una finestra temporale sincrona con l’emissione della sorgente laser. Il numero pseudo-casuale fornito deriverà dalla posizione del pixel colpito, costituendo un codice a 5-bit. La seconda modalità, chiamata Multi-Hit, è usata per quelle applicazioni che necessitano di osservare una coincidenza di un certo numero di fotoni, in un intervallo di tempo specifico. Esempi di applicazioni sono il Light Detection and Ranging (LIDAR) a singolo punto con reiezione della luce di fondo, o in campo quantistico, nuovi metodi di microscopia a interferenza. Questa nuova modalità sfrutta una logica configurabile, capace di osservare la presenza di più di un certo numero di fotoni nell’intero array, per l’esattezza maggiore o uguale di due, tre o quattro. La terza e ultima funzionalità, Simple Detector Mode, permette di avere un array semplice che fornisce un’uscita digitale per ogni pixel, sincrona con la rivelazione di un fotone. L’architettura è basata su 32 pixel, ognuno composto da 4 SPAD con diverso diametro (5 µm, 10 µm, 20 µm, 50 µm) e rispettivo circuito di spegnimento e riabilitazione. La logica di coincidenza impiega l’uso di un comparatore a multi-soglia selezionabile, necessario per le prime due modalità sopra citate. Infine, è implementato un blocco di uscita per permettere la lettura dei segnali utili, in maniera seriale o parallela. La struttura del chip è creata su misura per potersi interfacciare con tutto il sistema, ovvero la polymer board per l’elaborazione del segnale ottico e un circuito stampato per comunicare con l’array. Il design è realizzato in una tecnologia a 0.16 µm BCD, attraverso l’ambiente di sviluppo Cadence Virtuoso.