Sviluppo di un'interfaccia di caratterizzazione e calibrazione di clock basati su risonatore MEMS

In the past few years there has been a growing interest in MEMS resonators as substitute to quarz crystals for the generation of clock signals. This is mainly due to the possibility of having smaller packages and higher compatibility with typical fabbrication processes on Silicon: this guarantees an easier packaging, lower costs and higher reliability. On the other hand, MEMS resonators have lower stability with temperature and so they require a compensation arquitecture for the resonance frequency drift. Typical clock applications in the consumer field require an accurate time reference in the temperature range from -40°C to 85°C. Moreover, since these devices are always on, in many applications their power consumption has a significant impact on the battery duration of the system, so it has to be minimized. The compensation arquitecture presented in this work is based on a fractional division followed by a deterministic compensation of the phase, in such a way to reduce the jitter introduced by the division. This arquitecture, partially implemented in a previous work, is completed with the missing circuital blocks, interfaced with a computer through USB and it’s characterized through measurements that confirm the expected results.

Negli ultimi anni si è manifestato un crescente interesse verso l'uso di risonatori MEMS come sostituti di risonatori al quarzo per la generazione di segnali di clock. Ciò è dovuto principalmente alla possibilità di avere dimensioni minori e maggiore compatibilità con i tipici processi di fabbricazione su Silicio, garantendo facilità di packaging, costi minori e maggiore affidabilità. D’altra parte i risonatori MEMS sono molto meno stabili in temperatura e pertanto richiedono un’architettura di compensazione dei drift della frequenza di risonanza. In applicazioni consumer è infatti necessario garantire un riferimento temporale accurato nell’intervallo di temperatura da -40°C a 85°C. Inoltre, poiché questi dispositivi sono costantemente in funzione, in molte applicazioni il loro consumo di potenza ha un impatto notevole sulla durata della batteria del sistema, per cui dev'essere minimizzato. L’architettura di compensazione presentata in questo lavoro prevede l’utilizzo di una divisione frazionaria seguita da una compensazione deterministica della fase che riduca il jitter introdotto dalla divisione. Tale architettura, già implementata in parte in un precedente lavoro, viene completata con i blocchi circuitali mancanti, interfacciata con computer via USB e caratterizzata attraverso opportune misure che confermano i risultati attesi.