Experimental and theoretical investigation of unsupervised learning in a NOR flash array

The hardware implementation of artificial neural networks (ANN) is a possible solution in order to develop high-performance and low-power neuromorphic computing systems. In particular, the implementation of synaptic arrays based on non-volatile memory (NVM) arrays has recently attracted considerable interest. In this type of application, usually based on emerging resistive memories, such as PCM and RRAM, the highly-parallel structure of the memory array is exploited in order to implement the vector-by-matrix multiplication operation, which is at the basis of the operation of ANN. In this context, the adoption of NOR Flash memory arrays as synaptic arrays would take benefits from a well established fabrication technology, which could lead, in the short term, to the development of this solution in consumer products. The aim of the thesis work is to study the possibility to operate a NOR Flash memory array as a synaptic array, demonstrating that it is possible to train the network according to unsupervised learning.

L'implementazione hardware di reti neurali artificiali costituisce una possibile soluzione al fine di realizzare sistemi di calcolo neuromorfico ad elevate prestazioni e basso consumo energetico. In particolare, la realizzazione di matrici sinaptiche basate su memorie non volatili, ha suscitato nel recente periodo notevole interesse. In questo tipo di applicazioni, comunemente basate su memorie emergenti di tipo resistivo, come PCM e RRAM, la struttura altamente parallela della matrice di memoria è sfruttata al fine di implementare l'operazione di prodotto matrice-vettore, che sta alla base del funzionamento delle reti neurali artificiali. In questo contesto, l'implementazione di memorie NOR Flash come matrici sinaptiche trae vantaggio da una tecnologia produttiva ormai ben consolidata, che potrebbe portare, nel breve periodo, allo sviluppo di tale soluzione in prodotti di consumo. L'obiettivo del lavoro di tesi è quello di studiare la possibilità di operare una memoria NOR Flash come matrice sinaptica, dimostrando come sia possibile addestrare la rete secondo il paradigma di apprendimento non supervisionato.