Analog spiking neural network with floating gate synapses in standard CMOS technology

The human brain is an organ optimized to process information in real time, dissipating an extremely low quantity of energy. It is therefore not surprising how, since the time of Von Neumann, humankind has tried to develop computers capable of emulating it. Today we are faced with the rapid evolution of a new paradigm for information processing through artificial devices and circuits strongly inspired by nature, collectively called neuromorphic circuits. Starting from the study of the state of the art in this field and from the identification of the main criteria of merit of the solutions proposed in the literature, in this Thesis work a neural network architecture with very low power consumption, suitable for a commercial implementation in CMOS technology, has been designed and simulated. In particular, the realization of synapses with non-volatile synaptic weight plays an important role in the learning of the neural network. These have been obtained with floating gate memories compatible with standard silicon integrated microelectronics technologies. Synaptic weights are modified in real time by the circuit itself using Hebbian learning algorithms. Taking advantage of the emergent properties of a network composed of these elements, an example of machine learning, that demonstrates its functionality and potential, has been developed.

Il cervello umano è un organo ottimizzato per processare informazione in tempo reale dissipando un livello estremamente basso di energia. Non stupisce dunque come, fin dai tempi di Von Neumann, l'uomo abbia cercato di sviluppare elaboratori in grado di emularlo. Oggi siamo di fronte alla rapida evoluzione di un nuovo paradigma per l'elaborazione d'informazioni attraverso dispositivi e circuiti artificiali fortemente ispirati dalla natura, collettivamente chiamati circuiti neuromorfici. Partendo dallo studio dello stato dell’arte di questo campo e dall’identificazione dei principali criteri di merito delle soluzioni proposte in letteratura, in questo lavoro di Tesi si è sviluppata e simulata un'architettura di rete neurale a bassissimo consumo di potenza idonea ad un'implementazione commerciale in tecnologia CMOS. In particolare, svolge un ruolo importante per l’apprendimento della rete neurale la realizzazione di sinapsi con peso sinaptico non volatile. Queste sono state ottenute con memorie a floating gate compatibili con le tecnologie standard della microelettronica integrata in silicio. I pesi sinaptici sono modificati in tempo reale dal circuito stesso tramite algoritmi di apprendimento Hebbiano. Sfruttando le proprietà emergenti da una rete composta da tali elementi, è stato sviluppato un esempio di machine learning che ne dimostra la funzionalità e le potenzialità.