Progetto di un digitally-modulated power amplifier per applicazioni IoT in tecnologia CMOS a 28nm

This thesis discusses the design of a Digitally-modulated Current Mode Class D Power Amplifier (DPA) for IoT applications in 28nm CMOS Fully-Depleted Silicon On Insulator (FD-SOI) technology node. The design has been carried out based on the specifications extrapolated through behavioural simulations of an RF polar transmitter. The RF polar transmitter is composed of a DPA which applies the amplitude modulation, and a Digital-to-Time Converter (DTC), which applies the phase modulation, in compliance with the LTE Cat-M1 communication standard. The DPA is firstly implemented at schematic level and then the layout is realized. From simulation it can achieve a peak and average output transmitted power of 23.9dBm and 17.9dBm, with a carrier frequency of 900MHz, which are reduced to 23.1dBm and 17.1dBm, after the parasitics extraction in the layout. The peak and average efficiency obtained from simulation are 65.7% and 32.9%, respectively. The total dimensions of the circuit is 8580um2 (156um · 55um). The AM–AM and AM–PM distorsions have been evaluated as well as their impact on the transmitter performances. While the AM–PM distorsion is negligible, the AM–AM distorsion has required the design of a calibration system, which employs a Look-Up-Table (LUT) that performs a pre-distorsion at the DPA input. In this way, it is possible to obtain a level of the EVM lower than 12%, as required by the LTE Cat-M1 communication standard, in a range of output transmitted power between -12dBm and +23dBm.

Questa tesi discute il progetto di un amplificatore di potenza in classe D in corrente controllato digitalmente (DPA), per applicazioni IoT in tecnologia CMOS Fully-Depleted Silicon On Insulator (FD-SOI) a 28nm. Il progetto è stato eseguito sulla base delle specifiche ottenute mediante simulazioni comportamentali di un trasmettitore RF polare composto dal DPA per applicare la modulazione di ampiezza e da un convertitore digitale-tempo (DTC) per applicare la modulazione di fase, che rispettasse lo standard LTE Cat-M1. Il DPA realizzato a livello di schematico e poi di layout raggiunge una potenza massima e media simulate di 23.9dBm e 17.9dBm ad una frequenza portante di 900MHz, che si riducono a 23.1dBm e 17.1dBm, a valle dell’estrazione dei parassiti del layout. L’efficienza di picco e media simulate sono pari a 65.7% e 32.9%, rispettivamente. Le dimensioni totali del circuito sono 8580um2 (156um · 55um). Sono state valutate anche le distorsioni AM–PM e AM–AM ed il loro impatto sulle prestazioni del trasmettitore. Mentre la prima risulta trascurabile, la seconda ha richiesto la progettazione di un sistema di calibrazione che utilizza una Look-Up Table (LUT) per effettuare una pre-distorsione all’ingresso del DPA. In questo modo e possibile ottenere un livello di EVM inferiore al 12%, compatibile con le specifiche dello standard di comunicazione LTE Cat-M1, in un intervallo di potenza di uscita compresa fra -12dBm e +23dBm.