Ultra-scaled field-effect transistors based on 2D materials

Silicon based electronic devices are rapidly approaching scaling limits. The main building blocks of Si electronics are transistors which are getting smaller every year. Continuous scaling of field-effect transistors (FETs) would therefore require atomically thin semiconducting channels. However, making atomically thin channels from conventional semiconductors, like Si, is unviable. The atomic thickness of two-dimensional (2D) materials (such as graphene and MoS2) make them ideal candidates for replacing Si in ultra-short (gate length ~ 10 nm) FETs. However, large scale fabrication of ultra-short FETs based on 2D materials is a challenging task. There have been several attempts to realize ultra-short FETs, but they either comprised several short-channel FETs connected in series or had very long access areas around the gate, making actual device dimensions much larger. In this thesis, three different methods are demonstrated for the fabrication of ultra-short channel FETs without nanolithography. One such method is based on electromigration. In electromigration process strong electron wind creates nano scale break junctions in metal (e.g. Au) wires. These nano scale break junctions can be used to define the channel of ultra-short graphene field-effect transistors (GFETs). GFETs made by electromigration exhibited quasi-ballistic transport with very high transconductance, gm ~ 1200 S/m. However, such GFETs lacked drain current saturation due to their ballistic nature. This limits application of break-junction GFETs in electronics. To make ultra-scaled FETs with MoS2 a different technique was used, because electromigration did not provide satisfactory results. MoS2 FETs with channel length as short as 10 nm were fabricated by shadow evaporation method. The ultra-scaled FETs were realized with exfoliated few-layer MoS2 (thickness ~ 6 nm) and monolayer MoS2 (thickness ~ 0.65 nm) grown by chemical vapor deposition, as the channel material. The 10 nm MoS2 FETs exhibited drain current on/off ratio > 10^6 and maximum drain current ID ~ 560 A/m, which is the highest reported drain currents for MoS2 FETs measured in air ambient. The smallest subthreshold swing measured for such FETs was 120 mV/dec. Despite being very short, the 10 nm MoS2 FETs exhibited a very good drain current saturation (output conductance ~ 2 S/m). Ultra-scaled MoS2 FETs were also used to realize logic inverters in depletion load technology. The inverters exhibited a voltage gain as high as 50 at 1.5 V of the supply voltage, and in/out signal matching at a clock rate of up to 2 kHz. Finally, ultra-scaled FETs were also realized by using van der Waals heterostructures, in which different 2D materials were assembled layer by layer. Superior electronic properties can be achieved by encapsulating 2D materials between two hexagonal boron nitride (hBN) layers. This is due to the atomically flat surface and absence of charge traps in hBN, which also screening the charge traps in the substrate. When graphene is encapsulated between two layers of hBN, it exhibits very high mobility at room temperature, typically > 10^5 cm2V-1s-1. In this work, heterostructures were used to realize ultra-scaled GFETs. Two thin graphite (or even graphene) layers were encapsulated in hBN with a very thin separating hBN layer in between, and used as source and drain. CVD graphene transferred over the edge of the heterostructure and in ohmic contact with the thin graphite source and drain, was used as the transistor channel. The thickness of the separating hBN layer defined the channel length, typically between 5 and 10 nm. The GFETs with the graphene channel placed over the edge of the heterostructure are perpendicular to the substrate, making them first truly vertical transistors. By increasing the number of the thin graphite layers inside the heterostructures, multiple vertical GFETs can be realized. Such devices are stacked on top of each other and can therefore be used to realize high density chips for future nanoelectronic devices. Ultra-scaled FETs made of graphene and MoS2 were realized using three-different methods. This work paves the way for the realization of future 2D nanoelectronic devices and studies of fundamental concepts in physics and electronics due to the very small dimensions of the investigated devices.

I dispositivi elettronici basati su silicio stanno rapidamente raggiungendo un limite intrinseco di scalabilità. I principali elementi costitutivi dell'elettronica in silicio sono i transistor le cui dimensioni, per motivi di velocità di calcolo, vengono ridotte ogni anno. Questo continuo scaling richiederebbe quindi che i canali dei transistor ad effetto di campo (FET) diventino di spessore atomico cosa che, per semiconduttori convenzionali come il silicio, non è fattibile. Lo spessore atomico dei materiali bidimensionali (2D) (come grafene e MoS2), li rende candidati ideali per la sostituzione del Si nei FET ultracorti (lunghezza di gate ~ 10 nm). Tuttavia, la fabbricazione su larga scala di tali FET basati su materiali 2D è un compito impegnativo. Fino ad ora sono stati fatti diversi tentativi per la realizzazione di transistor 2D ultracorti utilizzando diversi escamotage di fabbricazione. Il risultato è che le dimensioni effettive del dispositivo, ovvero la distanza tra source e drain, sono molto più grandi delle dimensioni del singolo gate. In questa tesi ho dimostrato tre diversi metodi per la fabbricazione di FET a canale ultracorto senza nanolitografia. Uno di questi metodi si basa sull'elettromigrazione, processo in cui un forte vento di elettroni genera rotture di un sottile filo metallico (ad esempio Au) creando dei nanogap. Questi possono essere utilizzati per definire il canale di transistor a effetto di campo in grafene (GFET) ultracorti. I GFET prodotti tramite elettromigrazione hanno mostrato un trasporto quasi balistico con transconduttanza molto elevata, gm ~ 1200 S / m. Tuttavia, tali GFET non presentano saturazione della corrente di drain a causa della loro natura balistica e ciò ne limita la loro applicazione in elettronica. Per creare FET ultracorti con MoS2 è stata utilizzata una tecnica diversa, poiché l'elettromigrazione non ha fornito risultati soddisfacenti. Transistor con lunghezza del canale inferiore a 10 nm sono stati fabbricati con il metodo di “shadow evaporation”. I FET ultracorti sono stati realizzati con MoS2 esfoliato di pochi strati atomici (spessore ~ 6 nm), e MoS2 monolayer (spessore ~ 0,65 nm) cresciuto per deposizione chimica da fase vapore. I transistor fabbricati presentano un rapporto on/off di corrente > 10^6 e una corrente massima di ~ 560 A / m, che è la più alta sinora misurata in aria. Inoltre, presentano una pendenza di sottosoglia minima di 120 mV / dec. Nonostante le loro dimensioni di canale ridotte, questi FET presentano una buona saturazione della corrente di drain (conduttanza di uscita ~ 2 S / m). Con questi transistor sono stati realizzati inverter logici con guadagno di tensione fino ad un massimo di 50 per una tensione di alimentazione di 1.5 V, inoltre presentano una sincronia dei segnali di in e out ad una frequenza di clock fino a 2 kHz. Infine, sono stati realizzati FET ultracorti anche tramite eterostrutture, in cui diversi materiali 2D sono stati assemblati strato per strato. Grazie alla sua superficie estremamente piatta e all’assenza di stati trappola, è possibile ottenere proprietà elettroniche superiori incapsulando materiali 2D tra due strati esagonali di nitruro di boro (hBN). Quando il grafene è incapsulato tra due strati di hBN, mostra una mobilità molto elevata a temperatura ambiente, in genere > 10^5 cm2V-1s-1. In questo lavoro, sono state utilizzate eterostrutture per realizzare GFET ultracorti. Due strati sottili di grafite (o persino di grafene) sono stati incapsulati in altrettanti strati di hBN con un ulteriore strato di hBN molto sottile in mezzo, e usati come source e drain. Il grafene CVD trasferito sopra il bordo dell'eterostruttura e in contatto ohmico con il source e il drain, è stato usato come canale del transistor. Lo spessore dello strato di hBN di separazione ha definito la lunghezza del canale, in genere tra 5 e 10 nm. I GFET con il canale di grafene posizionato sopra il bordo dell'eterostruttura sono perpendicolari al substrato, rendendoli i primi transistor veramente verticali. Aumentando il numero di strati di grafite e hBN all'interno delle eterostrutture, è possibile realizzare più GFET verticali. Tali dispositivi sono impilati uno sopra l'altro e possono quindi essere utilizzati per realizzare chip ad alta densità per futuri dispositivi nanoelettronici. FET ultracorti fatti di grafene e MoS2 sono stati realizzati usando tre diversi metodi. Questo lavoro apre nuove prospettive alla realizzazione di futuri dispositivi nanoelettronici 2D e allo studio di concetti di fisica fondamentale per le dimensioni estremamente ridotte dei dispositivi studiati.