Characterization of resistive switching devices for memory and computing

Moore’s law of downscaling has driven the evolution of the semiconductor industry for more than fifty years, but is now approaching its end. Furthermore, the physical separation between memory and processing units in conventional von Neumann computing systems leads to an inevitable bottleneck due to the necessary data movement between the two units, causing significant latency and energy consumption. Emerging memory technologies promise to tackle these obstacles by complementing the memory hierarchy with massive amount of non-volatile memory fabricated on the CMOS chip. Moreover they enable novel computing paradigms, such as in-memory computing and neuromorphic computing, where memory and logic functions are distributed within the same network, naturally overcoming the von Neumann bottleneck. Resistive switching memory (RRAM) is one of the most promising emerging technologies, thanks to its excellent scalability, high writing speed, good endurance, low fabrication cost and good compatibility with the back-end-of-line of standard CMOS process. However, RRAM faces serious reliability issues due to programming variability and resistance fluctuations over time, which prevent its adoption as a commercial technology. This Doctoral Dissertation focuses on the characterization of RRAM devices for high-density crosspoint arrays, and on their application in novel in-memory computing systems. First, novel memory and selector devices based on a silicon oxide (SiOx) technology are presented and studied from the point of view of the switching characteristics. The non-volatile memory is then compared with a HfO2-based RRAM technology, at fixed electrode materials and device geometry, to investigate the material parameters driving device performance and reliability. Subsequently, an extensive reliability study of the non-volatile SiOx-based RRAM is carried out to enable low-current operation in high-density memory array. The last part of the Dissertation focuses on the RRAM applications in digital and analogue computing. First, a neural network-based reconfigurable RRAM circuit is implemented, and several logic functions, along with a 1-bit full adder, are experimentally demonstrated. Then, incremental programming techniques are investigated to achieve gradual set and reset operations, enabling a controllable tuning of the RRAM conductance. RRAM devices are arranged into a crosspoint circuit to perform analogue computations within the memory.

Dopo più di cinquant’anni di continuo sviluppo della tecnologia CMOS, l’industria dei semiconduttori si trova oggi a dover affrontare la fine della legge di Moore. Inoltre, le prestazioni dei sistemi di calcolo odierni sono limitate dal collo di bottiglia di von Neumann, risultato della separazione fisica tra le unità di calcolo e di memoria. Le tecnologie emergenti di memoria promettono di affrontare queste problematiche integrando l’attuale gerarchia di memoria e permettendo di realizzare memoria ad alta capacità e processore in un unico chip. Inoltre, queste tecnologie permettono di implementare nuovi paradigmi di calcolo, come ad esempio il calcolo in-memoria ed il calcolo neuromorfico, distribuendo così le funzioni di memoria e calcolo all’interno della stessa rete, superando quindi il collo di bottiglia di von Neumann. Le memorie a switching resistivo (RRAM) sono tra le più promettenti tecnologie emergenti di memoria, grazie alle ottime proprietà di scalabilità, velocità di scrittura, endurance in ciclatura, costi di fabbricazione e compatibilità con il processo di fabbricazione CMOS standard. La tecnologia RRAM è tuttavia afflitta da problematiche di affidabilità, come ad esempio variabilità di programmazione e fluttuazioni di resistenza nel tempo, le quali impediscono la diffusione di tecnologie RRAM commerciali. Questa tesi di dottorato si concentra sulla caratterizzazione sperimentale di dispositivi RRAM per applicazioni di memoria ad alta densità in matrici crosspoint, e sul loro utilizzo in sistemi innovativi di calcolo in-memoria. Vengono introdotti nuovi dispositivi di memoria e selezione basati sull’ossido di silicio e studiati dal punto di vista delle caratteristiche di switching. La memoria non-volatile viene in seguito confrontata con una tecnologia RRAM in HfO2, a pari geometria del dispositivo e materiale degli elettrodi, per investigare i parametri che determinano le prestazioni e l’affidabilità del dispositivo. Successivamente, la memoria è dettagliatamente studiata dal punto di vista dell’affidabilità con lo scopo di permettere un funzionamento a bassa corrente in matrici ad alta densità d’integrazione. Infine, la tesi si concentra sull’applicazione di dispositivi RRAM al calcolo in-memoria digitale ed analogico. Viene implementato un circuito riconfigurabile di RRAM basato su una rete neurale, e sono dimostrate sperimentalmente diverse funzioni logiche ed un sommatore a 1 bit. Successivamente, vengono studiate tecniche di programmazione incrementale per ottenere operazioni di set e reset graduali, al fine di regolare in maniera controllata la conduttanza del dispositivo. I dispositivi RRAM sono poi inseriti in un circuito in configurazione crosspoint per effettuare operazioni di calcolo analogico.