Designing power supplies has always been a challenging task and emerging regulatory standards governing efficiency levels makes the job even more arduous. Government agencies around the world are announcing new aggressive performance standards. Amidst these trends, Power Factor Correction(PFC) or harmonic reduction requirements, as mandated by IEC 61000-3-2, stands out as the biggest challenge for power supply architecture in recent years. Power Factor Correction shapes the input current of the power supply to have the same shape and to be in synchronization with the mains voltage, in order to maximize the real power drawn from the mains. In a perfect PFC circuit, the input current follows the input voltage as a pure resistor, without any input current harmonics or displacement. This Thesis, carried out in the Industrial and Power Conversion division of Analog and Mems Group (AMG) at STMicroelectronics, focuses on PowerFactor (PF) improvements and input current harmonic distortion reductions in digitally controlled single-phase boost Power Factor Correction (PFC) Converters operating in both continuous conduction mode (CCM) and discontinuous conduction mode (DCM) and over wide load range. The first part of this Thesis focuses on the behaviour of the converter in the two different working modes and the problems arisen from the switch between the two. As a result of this working mode switching during the mains period, the converter dynamics change abruptly, yielding input current distortion if not correctly managed. A simple but effective control algorithm change is proposed and implemented, exploiting the advantages of digital control by employing Duty Cycle Feedforward with some considerations about the particular case study. Afterwards, a new experimental law is implemented observing the behaviour of the converter near the ideal control algorithm changes. It approximates the ideal conduction mode change without the help of complex architectures but reading and analyzing the switching period during the mains period. The second part of this Thesis focuses on another source of input current harmonic distortion. Although, in CCM the parasitic capacitances of the MOSFET only cause switching losses, in DCM they are a source of converter instability, resulting in significant input current distortion. This source of input current distortion is analyzed an solutions are proposed and implemented. At first a Snubber circuit is designed and tested, then a Zero Crossing Detection (ZCD) technique is studied and implemented with different variants to improve its effectiveness. Adaptive frequency control technique is used to further improve the ZCD technique. Finally, a new Sensorless ZCD Estimation technique, used to predict the optimal MOSFET turn on time without reading the inductor current, is described. It deeply relies on the malleability of the digital control to generate a reliable ZCD signal to time the MOSFET turn on. Simulations results, performed with Virtuoso ADE and Questa ADMS, are shown for a 400W, 400V output digitally controlled boost PFC converter adopting these solutions.
La progettazione di alimentatori è sempre stata impegnativa e i nuovi regolamenti riguardanti l'efficienza energetica rendono il compito ancora più complesso. Le agenzie governative di tutto il mondo richiedono prestazioni sempre più esigenti. La Correzione del Fattore di Potenza (PFC) e la riduzione di componenti armoniche, come descritto da IEC 61000-3-2, sono tra le più stringenti e tra le sfide più onerose per la progettazione delle diverse architetture per alimentatori. La Correzione del Fattore di Potenza modella la corrente in ingresso all’alimentatore in modo che essa abbia la stessa forma e sia sincronizzata con la tensione di linea, per massimizzare la potenza reale assorbita. La corrente in ingresso ad un PFC ideale segue la tensione di linea come per un resistore, senza componenti armoniche e senza sfasamento. Questa Tesi, svolta presso STMicroelectronics divisione Industrial and Power Conversion di AMG, si incentra sul miglioramento del Fattore di Potenza (PF) e la riduzione della distorsione armonica della corrente in ingresso di un convertitore di tensione con correzione del fattore di potenza (PFC) a controllo digitale e singola fase, operante sia in modo di conduzione continuo (CCM) sia in modo di conduzione discontinuo (DCM) e con ampio intervallo di carichi. La prima parte di questa Tesi si focalizza sullo studio del comportamento del convertitore nei due modi di conduzione e sugli effetti generati dal cambio tra essi. Il cambio di modo di conduzione durante il periodo della tensione di alimentazione di linea comporta il cambio repentino della risposta dinamica del convertitore, il quale genera distorsione della corrente in ingresso se non gestito correttamente. Per gestire il cambio di algoritmo di controllo è proposto ed implementato un metodo efficace basato sul Duty Cycle Feedforward, servendosi di tutti i vantaggi del controllo digitale, con alcune considerazioni relative al caso specifico. Dopodiché, una nuova legge sperimentale è stata ideata osservando il comportamento del convertitore in un intorno del cambio ideale di algoritmo di controllo. Essa approssima il cambio di conduzione ideale senza l'aggiunta di complesse architetture, ma analizzando il periodo di switching durante il periodo della tensione di linea. La seconda parte di questa Tesi si occupa di un’altra sorgente di distorsione armonica della corrente in ingresso. Sebbene in CCM le capacità parassite del MOSFET generano solo perdite di switching, durante DCM esse possono produrre instabilità nel convertitore, generando distorsione non trascurabile della corrente in ingresso. Questa sorgente di distorsione è analizzata e alcune soluzioni sono proposte ed implementate per ridurne gli effetti. la prima soluzione è stata la progettazione di un circuito smorzatore, successivamente è stata studiata una tecnica di rilevamento dei passaggi per lo zero (ZCD) della corrente dell’induttore in diverse varianti per migliorarne l’efficacia. Il controllo adattivo di frequenza è utilizzato per migliorare ulteriormente la tecnica ZCD. Infine, è descritto un nuovo metodo per la stima del ZCD senza sensori, usata per predire l’accensione ottimale del MOSFET senza leggere la corrente dell'induttore. Esso si basa fortemente sulla modellabilità del controllo digitale per generare un segnale di ZCD affidabile per temporizzare l’accensione del MOSFET. Per ogni implementazione sono mostrati i risultati delle simulazioni svolte con Virtuoso ADE e Questa ADMS per un convertitore boost, da 400W con 400V di tensione di uscita, con correzione del fattore di potenza controllato digitalmente.
Design of a digital high power PFC with improved current management
SAMMARCO, NICOLA
2018/2019
Abstract
Designing power supplies has always been a challenging task and emerging regulatory standards governing efficiency levels makes the job even more arduous. Government agencies around the world are announcing new aggressive performance standards. Amidst these trends, Power Factor Correction(PFC) or harmonic reduction requirements, as mandated by IEC 61000-3-2, stands out as the biggest challenge for power supply architecture in recent years. Power Factor Correction shapes the input current of the power supply to have the same shape and to be in synchronization with the mains voltage, in order to maximize the real power drawn from the mains. In a perfect PFC circuit, the input current follows the input voltage as a pure resistor, without any input current harmonics or displacement. This Thesis, carried out in the Industrial and Power Conversion division of Analog and Mems Group (AMG) at STMicroelectronics, focuses on PowerFactor (PF) improvements and input current harmonic distortion reductions in digitally controlled single-phase boost Power Factor Correction (PFC) Converters operating in both continuous conduction mode (CCM) and discontinuous conduction mode (DCM) and over wide load range. The first part of this Thesis focuses on the behaviour of the converter in the two different working modes and the problems arisen from the switch between the two. As a result of this working mode switching during the mains period, the converter dynamics change abruptly, yielding input current distortion if not correctly managed. A simple but effective control algorithm change is proposed and implemented, exploiting the advantages of digital control by employing Duty Cycle Feedforward with some considerations about the particular case study. Afterwards, a new experimental law is implemented observing the behaviour of the converter near the ideal control algorithm changes. It approximates the ideal conduction mode change without the help of complex architectures but reading and analyzing the switching period during the mains period. The second part of this Thesis focuses on another source of input current harmonic distortion. Although, in CCM the parasitic capacitances of the MOSFET only cause switching losses, in DCM they are a source of converter instability, resulting in significant input current distortion. This source of input current distortion is analyzed an solutions are proposed and implemented. At first a Snubber circuit is designed and tested, then a Zero Crossing Detection (ZCD) technique is studied and implemented with different variants to improve its effectiveness. Adaptive frequency control technique is used to further improve the ZCD technique. Finally, a new Sensorless ZCD Estimation technique, used to predict the optimal MOSFET turn on time without reading the inductor current, is described. It deeply relies on the malleability of the digital control to generate a reliable ZCD signal to time the MOSFET turn on. Simulations results, performed with Virtuoso ADE and Questa ADMS, are shown for a 400W, 400V output digitally controlled boost PFC converter adopting these solutions.File | Dimensione | Formato | |
---|---|---|---|
Tesi.pdf
non accessibile
Dimensione
6.69 MB
Formato
Adobe PDF
|
6.69 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/10589/154115