Study of data retention in resistive switching devices for high-density crosspoint memory array

For more than 50 years the semiconductor industry and consequently the calculation systems have seen an incessant increase in performance. This is due to an approach based on the scaling of electron devices, that is the reduction of their physical size with a rate determined by the Moore’s law. The approach of scaling devices, however, is no longer sustainable due to physical and technological limits that have emerged since the 90s. It was therefore necessary to rethink a different approach to continue improving the performance obtainable from a chip. In addition, current computational architectures are based on Von Neumann architecture, in which memory and computing units are physically separate. This division involves the introduction of a latency and an energy consumption in order to be able to transfer data between the various blocks. This problem is known by the name of Von Neumann bottleneck, as it represents the ultimate structural limit present in the current computing systems. Today this problem is mitigated by using hierarchies, which use fast and volatile memories near the central processing unit (CPU) and instead inserting non-volatile and slower memories for data storage. Nonetheless, these solutions are palliative and the realization of ever more performing memory devices remains a problem as current technologies have reached their limits in order to have room for improvement. In this context, resistive switching devices are the solution to the problems presented. Organized in a matrix called crosspoint array they are proposed as an alternative to standard technologies to obtain at the same time good access speed and integration density. In fact, these devices promise to fill the performance and economic gap between the most common high density solutions such as flash memories or HDDs, and faster but more expensive semiconductor memories such as DRAMs, defining a new class of systems memory called storage class memory. Furthermore, resistive switching devices are the natural candidates for the architectures of future computing systems. In fact they are able to implement new calculation paradigms such as in-memory computing or neuromophic computing, overcoming the Von Neumann bottleneck. In any case, in order to outperform well-established technologies such as HDD, flash memory or DRAM, these new emerging devices and the structures achievable with them must demonstrate superiority in scalability, speed and reliability. The experimental activity of this thesis work is focused on the electrical characterization of two different resistive switching device technologies, resistive random access memories (RRAM) and conductive bridge random access memories (CBRAM). In particular, the work is focused on the study of data retention in the memory cell, a problem that affects the RRAM due to the fluctuations of the resistive state and the CBRAM as regards the retention time of the information. After that, a 1S1R structure was created as an element to be inserted in a crosspoint array, that is the structure at the base of all the considerations made above. The measurements were carried out in the electronic devices laboratory of the Dipartimento di Elettronica, Informazione e Bioingegneria of the Politecnico di Milano. Chapter 1 introduces the problems of the current approach in microelectronics for the development of more performing devices and the need to develop new computing architectures. An overview of the main resistive switching device technologies and two computation paradigms to overcome Von Neumann’s bottleneck are then presented. Chapter 2 describes the electrical characterization techniques used to study the devices, presenting the instrumentation used and the limits of the possible configurations obtainable. At the end of the chapter it is illustrated how to extend the electrical characterization by introducing the possibility of varying the temperature of the device under examination. Chapter 3 reports the study of the electrical characterization of RRAM devices made with silicon oxide as a switching layer and titanium as a metal for the active electrode. It is analyzed how the programming parameters impact on the resistive states of the cell, both in an quasi static and pulsed operating mode. A study of the fluctuations of the high resistive state is then made, both on a long time scale (in the order of a hundred seconds) and on a short time scale (in the order of microseconds). Chapter 4, on the other hand, deals with the other technology previously mentioned, where CBRAM devices made of silicon oxide or hafnium oxide are characterized for the switching layer and silver as an active metal for the top electrode. A study of the pristine state and the leakage current is initially carried out. Subsequently, given the volatile behavior of this structure, the retention time in the 1T1R configuration for different oxide thicknesses and different compliance currents is analyzed. Moving towards 1R structures, the retention time of the low resistive state is also studied here, focusing on the impact of the reading voltage. Finally, since a possible multifilamentary behavior in these devices has been observed, devices with different areas are characterized. Chapter 5 shows the implementation of a 1S1R configuration to be used as a two-terminal resistive device for crosspoint array structures. The operation of this structure is demonstrated by using the CBRAM device as described in chapter 4 as a selector and a RRAM device as memory.

Per più di cinquanta anni l’industria dei semiconduttori e di conseguenza i sistemi di calcolo hanno visto un incessante incremento delle prestazioni. Questo grazie ad un approccio basato sullo scaling dei dispositivi elettronici, ovvero sulla riduzione delle loro dimensioni fisiche con un tasso determinato dalla legge di Moore. L’approccio di scalare i dispositivi però non è più sostenibile a causa di limiti fisici e tecnologici emersi già dagli anni 90’. Si è reso quindi necessario ripensare ad un diverso approccio per continuare a migliorare le performance ottenibili da un chip. Oltre a ciò, gli attuali sistemi computazionali si basano sull’architettura di Von Neumann, nella quale memoria ed unità di calcolo sono fisicamente separate. Questa divisione comporta l’introduzione di una latenza e di un dispendio di energia al fine di poter trasferire i dati tra i vari blocchi. Questa problematica è conosciuta con il nome di collo di bottiglia di Von Neumann, in quanto rappresenta il limite strutturale ultimo presente negli attuali sistemi di calcolo. Questo problema oggigiorno viene mitigato adoperando delle gerarchie che impiegano memorie veloci e volatili in prossimità dell’unita centrale di elaborazione (CPU) e inserendo invece memorie non volatili e più lente per l’archiviazione dei dati. Ciò nonostante, queste soluzioni sono palliative e la realizzazione di dispositivi di memoria sempre più performanti rimane un problema in quanto le tecnologie attuali hanno raggiunto i loro limiti realizzativi per avere margini di miglioramento. In questo contesto, i dispositivi a commutazione resistiva risultano essere la soluzione alle problematiche esposte. Organizzati in una matrice chiamata crosspoint array si propongono come un’alternativa alle tecnologie standard per ottenere al contempo velocità di accesso e densità di integrazione. Questi dispositivi permettono infatti di colmare il divario prestazionale ed economico tra le soluzioni ad alta densità più comuni come le memorie flash o gli HDD, e le memorie a semiconduttore più veloci ma costose come ad esempio le DRAM, andando a definire una nuova classe di sistemi di memoria chiamata storage class memory. I dispositivi a commutazione resistiva inoltre, risultano essere i candidati naturali per le architetture dei futuri sistemi di calcolo. Con essi è infatti possibile implementare nuovi paradigmi computazionali quali l’in-memory computing e il neuromophic computing, superando il collo di bottiglia di Von Neumann. Ad ogni modo, per surclassare tecnologie ben consolidate quali l’HDD, le memorie flash o le DRAM, questi nuovi dispositivi emergenti e le strutture con essi realizzabili devono dimostrare una superiorità nella scalabilità, velocità e affidabilità. L’attività sperimentale di questo lavoro di tesi è incentrata sulla caratterizzazione elettrica di due diverse tecnologie di dispositivi a commutazione resistiva, le memorie resistive ad accesso casuale (RRAM) e le memorie a ponte conduttivo ad accesso casuale (CBRAM). In particolare il lavoro si è focalizzato sullo studio della ritenzione del dato nella cella di memoria, problematica che affligge le RRAM a causa delle fluttuazioni dello stato resistivo e le CBRAM per quanto riguarda il tempo di ritenzione dell’informazione. Dopo ciò, una struttura 1S1R è stata realizzata come elemento da inserire in un crosspoint array, struttura alla base di tutte le considerazioni fatte sopra. Le misure sono state effettuate nel laboratorio di dispositivi elettronici del Dipartimento di Elettronica, Informazione e Bioingegneria del Politecnico di Milano. Il capitolo 1 introduce ai problemi dell’attuale approccio nella microelettronica per lo sviluppo di dispositivi più performanti e la necessità di sviluppare nuove architetture di calcolo. Viene poi presentata una panoramica delle principali tecnologie di dispositivi a commutazione resistiva e due paradigmi di computazione per superare il collo di bottiglia di Von Neumann. Il capitolo 2 descrive le tecniche di caratterizzazione elettrica adoperate per studiare i dispositivi, presentando la strumentazione impiegata e i limiti delle possibili configurazioni ottenibili. Alla fine del capitolo è illustrato come ampliare la caratterizzazione elettrica introducendo la possilibità di variare la temperatura del dispositivo sotto esame. Il capitolo 3 riporta lo studio della caratterizzazione elettrica di dispositivi RRAM realizzati con ossido di silicio come strato commutativo e titanio come metallo per l’elettrodo attivo. Viene analizzato come i parametri di programmazione impattino sugli stati resistivi della cella, sia in un regime di funzionamento quasi statico che impulsato. Viene poi fatto uno studio delle fluttuazioni dello stato alto resistivo, sia su una scala temporale lunga (nell’ordine del centinaio di secondi) sia su una scala temporale breve (nell’ordine dei microsecondi). Il capitolo 4 invece tratta dell’altra tecnologia precedentemente menzionata, dove vengono caratterizzati dispositivi CBRAM realizzati con ossido di silicio e ossido di afnio per lo strato commutativo e l’argento come metallo attivo per l’elettrodo superiore. Viene inizialmente compiuto uno studio dello stato vergine e della corrente di perdita. Successivamente, visto il comporamento volatile di questa struttura, viene analizzato il tempo di ritenzione in configurazione 1T1R per diversi spessori dell’ossido e diverse correnti di compliance. Muovendosi verso strutture 1R, il tempo di ritenzione dello stato basso resistivo viene anche qui studiato, focalizzandosi sull’impatto della tensione di lettura nella durata dello stato. In ultimo, visto che un possibile comportamento multifilamentare in questi dispositivi è stato osservato, si caratterizzano dispositivi con diversa area. Il capitolo 5 mostra l’implementazione di una configurazione 1S1R da impiegare come dispositivo resistivo a due terminali per strutture crosspoint array. Viene dimostrato il funzionamento di tale struttura adoperando come selettore il dispositivo CBRAM caratterizzato nel capitolo 4 e come memoria un dispositivo RRAM, confrontandolo con lo stato dell’arte.