Development of a multichannel pulse processing ASIC for X-ray spectroscopy applications with timing capabilities

Neutrinos are electrically neutral elementary particles having a mass at least 10^6 times smaller than an electron. It interacts only via the weak subatomic force and gravitational interaction. Studies on the Dark Matter pushed to hypothesize the existence of a further type of neutrino, only affected by gravitational force: the sterile neutrino. The aim of TRISTAN experiment is to show the existence of sterile neutrinos with mass in the order of keV. To this aim, it is possible to exploit the beta decay of a Tritium source. The sterile neutrino will exhibit a kink-like distorsion (< 1 ppm) in the spectrum of the decay electrons. Due to the high amount of events that have to be acquired in order to form the spectra, the detector has been divided into more than 3000 pixels, each one composed by Silicon Drift Detector (SDD). The data acquisition unit for the Monitor Spectrometer of the TRISTAN experiment is built around an analog front-end ASIC (named SFERA), whose task is to provide the peak amplitude information of an event. The aim of this thesis work consists of adding the timing information in order to trace a more precise picture of the electron interaction with the SDD, especially to reconstruct cluster of events that interact over multiple pixels. After a study on the different types of time measurement instruments, we chose to realize a Time to Amplitude Converter (TAC) for its easiness of implementation due to the presence of most of the signals and needed blocks inside the circuit. The Widlar current reference of this TAC is implemented with a variable resistance in order to obtain the current values needed for the different clock frequencies and to reduce the process variations. Mismatch variations were reduced increasing the dimension of the transistors, compatibly with the available space inside the chip. The local logic optimizes the operation of the TAC in the different phases of idle, conversion and sampling. The schematic design, the simulations and the layout were performed with Cadence Virtuoso software. Once verified the correct operation of the current generator, the accuracy of the TAC was optimized. Successively, the behaviour of the TAC in presence of events coming from different channels was studied. Eventually, the chip was cut, extended and the layout of SFERA TAC was completed with the new components. The thesis is organized as it follows: Chapter 1. Starting from a brief outline on elementary particles and neutrinos, this chapter focuses on the current experiments about the neutrino mass and their setup characteristics, KATRIN and TRISTAN. The DAQ strategy used for TRISTAN experiment is then outlined: it is the place where the integrated circuit, developed in this thesis, is located. Chapter 2. The second chapter provides an overview of radiation detectors signal processing, focusing on SDDs electronic front-ends, SDD signal preamplifications and than moving to the chip used in our experiment. SFERA is the Shaping Amplifier of choice in the DAQ chain, and its circuit specifications are outlined, as well as a full description of its working principle is provided. Chapter 3. This chapter starts from the analysis of digital and analog timing methodologies, emphasizing the motivations which leads to the choice of the implementation of a TAC. Every component of the converter is described, starting from the Widlar current generator and the guidelines followed for its implementation, passing through the description of the local logic which governs the different local TAC working regimes. Chapter 4. The aim of this chapter is to verify the correct operation of the TAC through simulations performed with Cadence Virtuoso. Initially, it is shown that the TAC resolution, limited by amplitude walk and jitter noise, is in line with TRISTAN specifications. Successively, the correct functioning of the global current generator and of the time to amplitude converter analyzed in all their aspects, before performing some simulation with the complete chip. Eventually, some pictures of the final layout are shown. Chapter 5. The last chapter provides some last considerations and gives future insights of the system.

Il neutrino è una particella elementare elettricamente neutra dotata di una massa almeno 10^6 volte inferiore a quella di un elettrone. Esso interagisce solo attraverso la forza subatomica debole e l'interazione gravitazionale. Studi sulla Materia Oscura hanno spinto a ipotizzare l'esistenza di un ulteriore tipo di neutrino, affetto solamente dalla forza gravitazionale: il neutrino sterile. La missione dell’esperimento TRISTAN è quella di dimostrare l'esistenza dei neutrini sterili con massa nell'ordine dei keV. A questo fine, è possibile utilizzare il decadimento beta di una sorgente di trizio. Il neutrino sterile si manifesterà come una distorsione (< 1 ppm) nello spettro degli elettroni del decadimento. A causa dell'elevata quantità di eventi che devono essere acquisiti per formare lo spettro, il rivelatore è pensato suddiviso in più di 3000 pixel, ognuno composto da un Silicon Drift Detector (SDD). L'unità di acquisizione dei dati per lo Spettrometro di Monitor dell'esperimento TRISTAN è costruita attorno ad un ASIC di processamento analogico dei dati (denominato SFERA), il cui compito è quello di fornire l'informazione sull'ampiezza di picco di un evento. L'obiettivo di questo lavoro di tesi è quello di aggiungere l'informazione relativa al timing in modo da tracciare un quadro più preciso dell’interazione elettronica con il SDD, in particolare per ricostruire cluster di eventi che interagiscono su più pixel. Dopo uno studio sui diversi tipi di tecniche di misura del tempo, è stato scelto di realizzare un Time to Amplitude Converter (TAC) per la sua facilità di implementazione vista la presenza all'interno del circuito della maggior parte dei segnali e dei blocchi necessari. Il generatore di corrente di Widlar di questo TAC è stato implementato con una resistenza variabile in modo da ottenere i valori di corrente richiesti per le diverse frequenze di clock e in modo da ridurre le variazioni di processo. Le variazioni dei mismatch sono state ridotte aumentando la dimensione dei transistori, compatibilmente con lo spazio disponibile all'interno del chip. La logica locale ottimizza il funzionamento del TAC nelle sue diverse fasi di riposo, conversione e campionamento. Il progetto dello schematico, le simulazioni e il layout sono state eseguite con il software Cadence Virtuoso. Una volta verificato il corretto funzionamento del generatore di corrente, è stata ottimizzata l'accuratezza del TAC. Successivamente, è stato studiato il comportamento del TAC in presenza di eventi provenienti da diversi canali. Infine, il chip è stato tagliato, esteso e il layout di SFERA TAC è stato completato con i nuovi componenti. La tesi è organizzata come segue: Capitolo 1. Iniziando con una breve panoramica sulle particelle elementari e i neutrini, questo capitolo si concentra sugli esperimenti correnti riguardanti la massa del neutrino e le loro caratteristiche di setup, KATRIN e TRISTAN. La strategia DAQ utilizzata per l'esperimento TRISTAN viene poi descritta: essa costituisce l'ambiente dove il circuito integrato, sviluppato in questa tesi, è posizionato. Capitolo 2. Il secondo capitolo fornisce una panoramica sul processo di segnali di rilevatori di radiazione, focalizzandosi sui front-end elettronici SDD, preamplificatori di segnale SDD e poi muovendosi sul chip usato nel nostro esperimento. SFERA è lo Shaping Amplifier scelto nella catena DAQ, e le sue specifiche di circuito sono delineate, così come è fornita una completa descrizione dei suoi principi di funzionamento. Capitolo 3. Questo capitolo inizia dall'analisi delle metodologie di timing analogiche e digitali, mettendo in rilievo le motivazioni che guidano alla scelta dell'implementazione di un TAC. Ogni componente del convertitore è descritto, a partire dal generatore di corrente Widlar e le linee guida seguite per la sua implementazione, passando attraverso la descrizione della logica locale che governa i differenti regimi di funzionamento dei diversi TAC locali. Capitolo 4. Lo scopo di questo capitolo è di verificare la corretta operazione del TAC attraverso simulazioni eseguite con Cadence Virtuoso. Inizialmente, è dimostrato che la risoluzione del TAC, limitata dell'amplitude walk e dal rumore jitter, è in linea con le specifiche di TRISTAN. Successivamente, il corretto funzionamento del generatore di corrente globale e del TAC sono analizzate, prima che siano eseguite alcune simulazioni con il chip completo. Infine, sono mostrate alcune immagini sul layout finale. Capitolo 5. L'ultimo capitolo fornisce alcune ultime considerazioni e idee future per il sistema.