Towards low-timing-jitter photon-number-resolved digital SiPM

In the last few years, several applications start to exploit systems involving light: biomedical field, fluid dynamics, automotive, 3D imaging, cosmology and so on. Most of these, require systems with single photon resolution, involving a small class of detectors. Single Photon Avalanche Diodes (SPADs) are one of the most performing for this purpose. Arrays of such detectors can further enhance the single SPAD qualities, indeed, nowadays they are exploited and customized for lots of functions; examples of these arrays are Silicon Photomultipliers (SiPMs). These devices are made up of more detectors in parallel, but behave as a single one, showing a bigger active area and a photon number resolved capability. Analog version provides passive quenching and a global current determines the output information; while a digital pulse, along with processing and timing information, can be yielded for the Digital one. The digital version can lead to more advantages, since one of the main applications for Silicon Photomultiplier is indeed timing measurement, achieving a time jitter much lower than analog one. This thesis work aims at test and characterize such devices realized by SPADlab and also to design a brand new one. The first part deals with a 5×5 array, featuring 25 digital outputs and a single analog current output. The good results bring to a second part, with a 32×32 digital SiPM, more sophisticated in terms of in-chip logic, (i.e. Time to Digital Converter), and processing. This section involves also the design and development of a new and improved version of 32×32 DSiPM. The integrated circuit has been implemented with a 0.16 μm Bipolar CMOS DMOS (BCD) technology. The time jitter reduction has been the most important requirement for the readout chain; however, a double threshold concept has been used to further deal with it: a first low threshold detects the signal and measures the arrival time only if a second higher one validates it, in a programmable coincidence window.

Negli ultimi anni, svariate applicazioni hanno iniziato a sfruttare i vantaggi della luce come vettore d’informazione. Tra i vari campi vi sono: biomedico, fluidodinamico, automobilistico, l’imaging 3D e la cosmologia. La maggior parte di questi sono compatibili solo con una ristretta classe di sensori, i quali sviluppano una risoluzione sensibile al singolo fotone. I Single Photon Avalanche Diodes (SPADs) si sono dimostrati tra i più qualificati e, di conseguenza, sono stati impiegati per questo scopo. Questi sensori possono essere disposti a formare una matrice, migliorando ulteriormente le loro qualità; al giorno d’oggi infatti queste matrici sono sfruttate e adattate per svolgere varie funzioni; un esempio di queste strutture sono i fotomoltiplicatori in silicio (SiPM). Questi dispositivi sono formati da più SPAD singoli disposti in parallelo, ma si comportano come se fosse un unico rivelatore, presentando un’area attiva maggiore e avendo la capacità di distinguere il singolo fotone. La versione analogica dei SiPM prevede l’implementazione di una logica passiva, e fornisce come segnale di uscita una corrente globale della matrice; al contrario la versione digitale genera un impulso, per l’appunto digitale, affiancato dal processamento del segnale di temporizzazione. L’introduzione di SiPM digitali ha portato considerevoli benefici, infatti, poichè una delle principali applicazioni è la misurazione temporale dell’evento, questo sensore presenta una distorsione dell’informazione nel tempo molto inferiore rispetto al modello analogico. Questo lavoro di tesi mira, in primo luogo, a testare e caratterizzare tali dispositivi realizzati all’interno dello SPADlab e in secondo luogo a svilupparne una nuova versione migliorata. La prima parte tratta di una matrice di 5×5 SPAD, con 25 uscite digitali e una singola uscita di corrente analogica. I buoni risultati ottenuti hanno poi portato ad una seconda parte del lavoro con l’analisi di un altro SiPM digitale, una matrice 32×32, più sofisticata sia in termini di logica integrata nel chip (ovvero un convertitore del tempo di arrivo dell’impulso integrato), sia come elaborazione dei dati. Questa sezione prevede anche la progettazione e lo sviluppo di una nuova e migliorata versione di questa matrice 32×32. Una tecnologia BCD (Bipolar CMOS DMOS) 0,16 μm è stata utilizzata per la realizzazione del nuovo circuito integrato, nel quale il requisito di base è lo sviluppo di una catena di lettura che dimostri una minimizzazione della distorsione temporale. In aggiunta, è stato utilizzato un approccio a doppia soglia per raggiungere il risultato desiderato. Questo approccio consiste nel considerare, all’interno di una finestra di coincidenza programmabile, una prima soglia bassa per rilevare il segnale e per misurarne con precisione il tempo di arrivo, con la condizione che una seconda soglia superiore convalidi la misura.