Characterization and modeling of spin-transfer torque (STT) magnetic memory for computing applications

With the ubiquitous diffusion of mobile computing and Internet of Things (IoT), the amount of data exchanged and processed over the internet is increasing every day. For the past 50 years, microelectronics has evolved according to Moore’s Law, which describes the exponential growth of the number of transistors on integrated circuits (IC). Such trend is now slowing down due to the increasing heat dissipation and the growing impact of charge/dopants discretization on device performances. In addition, von Neumann architecture-based digital processors are hindered by the performance gap between the central processing unit (CPU) and memory, which makes them generally inefficient in terms of both energy and latency particularly in data-centric applications such as machine learning. To face such challenges, emerging memory technologies, such as resistive switching random access memory (RRAM), phase change memory (PCM), ferroelectric memory (FERAM) and spin-transfer torque magnetic memory (STT-MRAM) have been proposed as solutions thanks to their non-volatility, area scalability, low current and fast operation, and compatibility with the CMOS process. Moreover, various approaches to overcome the von Neumann bottleneck, such as stochastic and neuromorphic computing, are under intense scrutiny by both academia and industry. In this regard, in addition to enabling improved memory performances, STT-MRAM peculiar stochastic switching variability has drawn considerable attention since it can be exploited for the emulation of brain-inspired spiking behavior. This doctoral dissertation deals with the experimental characterization and modeling of the conduction, switching and reliability of STT-MRAM. On the one hand, this effort aims to understand the limitations of STT-MRAM in terms of breakdown-limited cycling endurance and stochastic switching towards an implementation of STT-based memory circuits. On the other hand, the proposed compact models allow for the exploration of possible applications of STT-MRAM as hardware primitive for security and computing.

Con la diffusione pervasiva di dispositivi di calcolo portatili e dell’”Internet of Things”, la quantità di dati scambiati ed elaborati sulla rete sta continuamente crescendo. Negli ultimi 50 anni l’industria microelettronica ha seguito la Legge di Moore, che descrive la crescita esponenziale del numero di transistor presenti su un circuito integrato. Negli ultimi anni, questa crescita sta rallentando a causa dell’aumentare del calore dissipato dagli stessi circuiti e della maggiore rilevanza degli effetti atomistici per le prestazione dei dispositivi. Inoltre, i moderni sistemi di calcolo basati sull’architettura di von Neumann sono generalmente poco efficienti in termini di energia e tempistiche a causa delle diverse prestazioni di CPU e memoria. Una possibile soluzione è rappresentata dalle tecnologie di memoria emergenti, quali memorie a switching resisitivo (RRAM), memorie a cambiamento di fase (PCM), memorie ferroelettriche (FERAM) e memorie magnetiche a spin-transfer torque (STT-MRAM). Queste tecnologie presentano numerosi vantaggi in termini di non volatilità, scalabilità in area, veloce operazione a basse correnti e compatibilità con la tecnologia CMOS. In aggiunta, vari paradigmi alternativi di calcolo, come il calcolo neuromorfico o stocastico sono oggetto di intensa ricerca da parte di industria e università per superare le limitazioni dell’architettura di von Neumann. Da questo punto di vista, la tecnologia STT-MRAM può essere sfruttata non solo come dispositivo di memoria, ma anche di calcolo, grazie alle sue peculiari caratteristiche in termini di variabilità di switching, che possono essere impiegate per emulare le attività neuronali di “spiking”. Questa tesi di Dottorato è incentrata sulla caratterizzazione sperimentale e la modellistica della conduzione, dello switching e dell’affidabilità delle memorie STT. In particolare, si studierà in dettaglio la rottura del dispositivo in seguito all’applicazione di ripetuti impulsi di programmazione e la variabilità del fenomeno di switching, con l’obiettivo di comprenderne l’impatto su circuiti di memoria. Successivamente, i modelli compatti proposti verranno applicati allo studio e alla simulazione di circuiti di calcolo basati su memorie STT.