Revisione, test e programmazione di un modulo a 64 canali ad alte prestazioni per counting e timing di singoli fotoni

Recently, there has been a growing interest for Time-Correlated Single Photon Counting (TCSPC) multi-channel systems for analyzing information carried by light signals, both in scientific and industrial areas. The TCSPC technique is based on the periodical triggering of a light event, whose waveform has to be measured, and on the measurement of the arrival time of single photons within the period. Since the probability of detecting a photon is directly proportional to the luminous intensity at that instant, the histogram built on the number of photons acquired as a function of the arrival time is equivalent to the emitted light intensity curve. TCSPC systems can feature high temporal resolution along with single photon sensitivity, but they suffer from a trade-off between number of channels and performance. This thesis work is part of a project aiming to break this trade-off by developing a 64 channel TCSPC acquisition system, keeping low both the dimensions of the module and the overall dissipated power. The system is composed by the following boards: one board with the detectors matrix and with the electronic for his correct behaviour, in this work the detector used is the so called SPAD (Single-Photon Avalanche Diode); two identical boards for the acquisition of the sensors' signals, for the digital elaboration and for the transfer from one board to the other one and to the output through USB 3.0; one board which generates and controls the supplies, which are configurable through USB 2.0; one board for the pass of the fast signals and of the control ones between different boards. The aim of this work is to provide a deep review of the previous design and to develope the firmware required. Therefore, i retraced all the design choices in order to optimize and/or to correct the entire module. Subsequently, the firmware has been developed: it is necessary for the test, for the proper working of the module and for the correct interfacing towards the PC. The firmware is related to the microcontrollers and to the FPGAs present in the module.

Recentemente si è assistito ad un crescente interesse, in ambito sia scientifico che industriale, verso i sistemi multicanale Time-Correlated Single Photon Counting (TCSPC) per l’analisi di informazioni trasmesse da segnali luminosi. La tecnica TCSPC si basa sull'emissione periodica di un evento luminoso, del quale si vuole ottenere la forma d'onda, e sulla misura del tempo di arrivo dei singoli fotoni all'interno del periodo. Poiché la probabilità di rilevare un fotone è direttamente proporzionale all'intensità luminosa in quell'istante, l'istogramma costituito dal numero di fotoni acquisiti in funzione del tempo di arrivo è equivalente alla curva d'intensità luminosa emessa. I sistemi TCSPC consentono di ottenere elevate risoluzioni temporali, tuttavia è presente un trade-off tra il numero di canali utilizzati e le prestazioni. Il presente elaborato di tesi si inserisce nel progetto di un sistema di acquisizione a 64 canali per applicazioni TCSPC, che punta ad abbattere questo trade-off, mantenendo delle dimensioni compatte e una contenuta potenza dissipata. Esso si compone delle seguenti parti: una scheda composta dalla matrice di rivelatori e dall'elettronica necessaria per il suo corretto funzionamento, in questo lavoro il rivelatore di cui si è fatto uso è lo SPAD (Single-Photon Avalanche Diode); due schede identiche per l'acquisizione dei segnali dai sensori, della loro elaborazione digitale e del trasferimento tra una scheda e l'altra e in uscita mediante USB 3.0; una scheda che genera e controlla le alimentazioni richieste, configurabili mediante USB 2.0; una scheda che consente il passaggio di segnali veloci e segnali di controllo tra diverse schede. Nel presente lavoro di tesi, il sistema, progettato in precedenza, è stato profondamente revisionato, verificandone la correttezza dei singoli blocchi circuitali e ripercorrendo le scelte progettuali, inoltre sono state riprogettate quelle parti in cui è stato riscontrato un errore o un possibile miglioramento. E' stato poi sviluppato il firmware necessario per il test, per la funzionalità dell'intero modulo e per il corretto interfacciamento verso il PC, programmando i microcontrollori e le FPGA presenti.