Characterization of integrated frontend circuits for low-time-jitter fast-gated SPADs

The number of applications based on the exploitation of single photon detectors, which has recently increased, has led to a growing need for photodetectors with low noise and, at the same time, high temporal resolution. Single-Photon Avalanche Diodes (SPAD) are among the best options because, thanks to their compactness, robustness and the possibility of being operated at non-cryogenic temperatures, they can be exploited in various fields, from scientific research to medical applications, and also automotive ones. Another essential feature of these detectors is the possibility of being operated in "fast gating" mode, which allows to precisely select the time window within which the detector must be ready to detect single photons. The aim of this thesis work is the characterization of new differential circuits for fast-gating SPADs and detecting the avalanche with low threshold. Such circuits have been fabricated in STMicroelectronics 0.16 µm Bipolar CMOS DMOS (BCD) technology. In detail, the first device here characterized is a monolithic circuit integrating a SPAD detector and its quenching frontend. The second device is a chip integrating 8 independent fast-gating differential frontends, coupled to 8 Time-to-Digital Converters (TDC) with a resolution of a few picoseconds, designed to be used with external SPADs fabricated either in silicon or in InGaAs/InP. After an overview of the different single-photon detector technologies and their features, the thesis moves on with the description of two systems designed in this work for the characterization of the two integrated circuits under test. In particular, a first PCB, designed to be extremely versatile and compact, is used with the single channel detector, while a more complex system, consisting of three custom-designed boards operated together with a commercially-available FPGA development board, was conceived for the 8 channel integrated circuit. The thesis also describes the VHDL code that controls the operation of the FPGA and the graphical user interface. The final part describes the performance achieved by the two integrated circuits, in terms of photon detection efficiency, temporal resolution, afterpulsing probability and other parameters typical of single photon detectors. For each performance metrics, the experimental setups are described in detail.

Il numero di applicazioni basate sull'utilizzo di rivelatori a singolo fotone, in recente aumento, ha portato a una crescente ricerca di fotorivelatori caratterizzati da basso rumore ed, allo stesso tempo, alta risoluzione temporale. Tra le varie opzioni spiccano i fotodiodi a valanga a singolo fotone (SPAD) che, grazie alla loro compattezza, robustezza e alla possibilità di essere operati a temperature non criogeniche, possono essere utilizzati in svariati campi, da quello scientifico, a quello medico, ed anche automobilistico. Un'altra caratteristica fondamentale di questi rivelatori è la possibilità di essere operati in modalità ad "attivazione rapida", che permette di selezionare precisamente la finestra temporale nella quale il rivelatore deve essere sensibile ai fotoni incidenti. Lo scopo di questo lavoro di tesi consiste nella caratterizzazione di nuovi circuiti a lettura differenziale a bassa soglia per l’attivazione rapida di rivelatori SPAD. Tali circuiti sono stati realizzati in tecnologia Bipolar CMOS DMOS (BCD) 0.16 µm di STMicroelectronics. In particolare, il primo sistema caratterizzato è costituito da un circuito integrato che include nello stesso chip uno SPAD ed un frontend di spegnimento. Il secondo dispositivo invece è un singolo chip integrante 8 circuiti di attivazione rapida indipendenti ed accoppiati ad altrettanti convertitori tempo-digitale (TDC) con risoluzione di pochi picosecondi, pensato per essere impiegato con SPAD esterni fabbricati in silicio o in InGaAs/InP. Dopo una panoramica sulle diverse tecnologie di fotorivelatori a singolo fotone e le relative caratteristiche, vengono descritti i sistemi progettati in questa tesi per la caratterizzazione dei due circuiti integrati in analisi. In particolare, una prima scheda elettronica, progettata per essere estremamente versatile e compatta, da utilizzare con il rivelatore a singolo canale, ed un sistema più complesso, formato da tre PCB da utilizzare insieme ad una scheda di sviluppo FPGA, per il circuito integrato ad otto canali. Sono inoltre descritti il codice VHDL che controlla il funzionamento del FPGA e l'interfaccia grafica con cui l'utente può gestire il sistema. Nella parte finale sono descritti in dettaglio i setup e le procedure, utilizzati nella fase di caratterizzazione di entrambi i circuiti integrati, che hanno permesso di analizzare le principali figure di merito tipiche dei dispositivi di questo settore, come ad esempio efficienza di rivelazione e risoluzione temporale. In seguito sono presentati e giustificati i risultati ottenuti nelle diverse configurazioni.