Characterization of MoS2-based memtransistors for memory and computing

For decades, scientists and engineers have increased computing power and energy efficiency by shrinking transistors and compressing them onto microchips. In 1965, Intel co-founder Gordon Moore correctly predicted that the number of transistors that could fit on a chip would double every two years, which goes under the name of Moore’s Law. However, in recent times, the technology powering modern computers is getting closer to an unbreakable physical and structural limit. In addition, current computing systems are based on the von Neumann architecture, in which the memory and the logical units are physically separated. This separation introduces a latency during the processing of large amounts of data which have to be transferred from memory to processing units and vice-versa, emphasized by the different response times of the individual structures, namely the memory and the central processing unit (CPU). This problem, called von Neumann bottleneck or memory wall, is mitigated using memory hierarchies, i.e. fast and volatile memories near the CPU (SRAM, DRAM), non-volatile and slower memories (HDD, NAND Flash) for data storage. Despite this, the creation of ever more performing memories remains a challenge since current technologies (as Flash) have reached structural and implementation limits. In this context, computing at the location in which the data is stored is considered one of the best solutions. This concept, known as in-memory computing, doesn’t require data movement costs and is expected to completely break the limitations of the memory wall by high-throughput in situ data processing. For this task, new architectures have been proposed, such as storage class memory (SCM) and brain-inspired architecture like neural networks. The SCM solution needs to be characterized by high integration densities (which involve low cost per bit), non-volatility, low power consumption, low latency times, and extended endurance. At the moment, the most promising technologies for the implementation of SCM are the so-called resistive memory devices, also referred to as emerging memories, in which the logic value of the cell (0 or 1) is encoded by its resistance state. Instead, the second structure, as the name suggests, is based on the emulation of computational primitives present in the nervous system, that has a huge computational power together with high energy efficiency. Its structure has a high degree of parallelism, making it suitable for tasks such as image recognition, speech recognition, and all activities that imply a human-machine interaction. However, their realization requires the use of new devices that mimic the synaptic behavior. Even in this case, emerging memories appear to be promising. Along with emerging memories, devices based on 2D materials have also attracted a lot of attention, since graphene was first discovered in 2004. However, despite its extraordinary properties, graphene appears to be not suitable for the implementation of electron devices, because of the absence of an energy gap in its band structure. For this reason, researchers focused their attention also on other 2D layered materials, such as semiconducting transition metal dichalcogenides (TMDs), which can be employed for the integration of ultra- thin electron devices. These materials in fact, thanks to their extraordinary properties, can be exploited in different application fields such as biomedical, electronics, and optoelectronics. The experimental activity of this thesis work is focused on the electrical characterization of emerging memtransistor devices based on 2D materials, with the aim of verifying their synaptic and switching behavior. The electrical measurements were carried out at the Electron Devices Lab of the Dipartimento di Elettronica, Informazione e Bioingegneria. Chapter 1 gives an overview of the current memory technology and the future perspectives, in particular for the development of more performing devices and new computing architectures. An overview of the main resistive switching de- vice technologies and two computation paradigms to overcome Von Neumann’s bottleneck are then presented. In the end, a brief introduction to our 2D MoS2 electron device will be given. Chapter 2 after an introduction of 2D TMDs materials and properties, focuses deeply on MoS2 material and applications. Together with its deposition techniques, a description of its electrical and optical properties will be given in order to understand the fields of possible application. In the end, a list of MoS2-based devices will be presented. Chapter 3 describes the electrical characterization techniques used to study the devices, presenting the instrumentation used. These include electrical measuring and microscopy tools for topographical characterization, such as scanning electron microscopy and atomic force microscopy. Chapter 4 describes the manufacturing process and the electrical behavior of a novel three-terminal electron device, the memtransistor. This new device concept is based on the employment of an ultra-thin semiconducting MoS2 flake. In particular, depending on its source and drain gap length, this structure could exploit different memristive behaviors: the synaptic behavior and the switching one. In this chapter, I will provide a study on the electrical DC characterization with a detailed focus on the defect-based hysteresis phenomenon. Thanks to that aspect, we will examine and exploit the characteristics of the synaptic memtransistor (SYMM). Finally, chapter 5 deals with the electrical characterization of the switch- ing memtransistor (SWMM). First, a study on the DC filament formation is reported, with a particular focus on electroforming characteristics and their dependencies. In that part, even a physical explanation of the Silver CF behavior will be described. Subsequently, given the volatile behavior of this structure, the retention time for different gate bias and read voltages is analyzed. In the end, its application in a NAND memory structure is presented together with future structure improvements.

Per decenni, scienziati ed ingegneri hanno migliorato l’efficienza delle prestazioni di calcolo energetiche e di potenza attraverso la miniaturizzazione e la compressione delle dimensioni del transistor nei chip. Nel 1965, il co-fondatore di Intel Gordon Moore, predisse correttamente che il numero dei transistor inseribili in un chip sarebbe raddoppiato ogni tre anni, coniando così la legge di Moore. Recentemente tuttavia, la tecnologia dei moderni computers sta raggiungendo un insormontabile limite fisico e strutturale. Inoltre, i sistemi computazionali attuali si basano sull’architettura von Neumann, in cui la memoria e l’unità logica sono fisicamente separate. Questa separazione introduce una latenza nell’elaborazione di grosse quantità di dati che devono continuamente essere spostati da memoria a processore e viceversa, accentuata anche dai diversi tempi di risposta delle singole strutture. Questo problema, chiamato anche von Neumann bottleneck o memory wall, nei moderni computer viene mitigato utilizzando gerarchie di memorie, come memorie veloci e volatili in prossimità della CPU (SRAM e DRAM), o non volatili e più lente per lo storage dei dati (HDD, NAND Flash). Nonostante ciò, la realizzazione di memorie sempre più performanti rimane un problema in quanto le tecnologie attuali, come ad esempio la Flash, hanno raggiunto anch’esse dei limiti strutturali e realizzativi. In questo contesto, la soluzione migliore è la realizzazione di un sistema di calcolo direttamente sull’entità di memoria. Questo concetto, noto anche come in-memory computing, non richiede dispendi in termini di spostamento di dati così da rompere definitivamente queste limitazioni attraverso un processing dei dati direttamente in-situ. Per questo scopo, sono state proposte nuove architetture come lo storage class memory (SCM) e architetture brain-inspired come le reti neurali. La tecnologia SCM deve essere non volatile, oltre ad avere un’elevata densità di integrazione (la quale comporta un minore costo per bit), bassi consumi in termini di potenza, bassi tempi di latenza e un’elevata endurance (intesa come il numero massimo di cicli di scrittura e cancellazione). Al momento, le tecnologie più adatte per l’implementazione di SCM sono i cosiddetti dispositivi di memoria resistivi, anche chiamati memorie emergenti, in cui il valore logico della cella (0 o 1) è insito nel suo stato resistivo. La seconda struttura invece, come suggerisce il nome, è basata sull’emulazione di principi computazionali presenti nel sistema nervoso per la realizzazione di sistemi in grado di apprendere, adattarsi ed interagire con l’ambiente con un’ efficienza energetica altissima. Inoltre, hanno una struttura che massimizza la parallelizzazione delle operazioni, rendendole adatte a svolgere compiti come il riconoscimento di immagini o voci e tutte quelle attività che prevedono un’ interazione uomo-macchina. La loro realizzazione, però, richiede l’utilizzo di nuovi dispositivi che imitino il comportamento sinaptico. Anche in questo caso, tra tutte le alternative proposte le memorie emergenti sono risultate le più promettenti. Insieme alle memorie emergenti, dispositivi elettronici basati su materiali 2D sono stati largamente studiati a partire dalla scoperta del grafene nel 2004. Tuttavia, nonostante le sue straordinarie proprietà, il grafene è risultato essere non adatto per la realizzazione di dispositivi elettronici, data l’assenza di un gap energetico nella sua struttura a bande. Per questo motivo la ricerca si è indirizzata anche su altri materiali stratificati, come i semiconduttori della famiglia dei dicalcogenuri di metalli di transizione (TMD), i quali possono essere utilizzati per l’integrazione di dispositivi elettronici ultra sottili. Questi materiali infatti, grazie alle loro straordinarie proprietà, possono essere utilizzati in diversi campi di ricerca come quello biomedico, elettronico ed optoelettronico. L’attività sperimentale di questo lavoro di tesi si è focalizzata sulla caratterizzazione elettrica di memorie a commutazione resistiva emergenti e dispositivi memtransistor basati su materiali 2D, allo scopo di verificarne il comportamento sinaptico e di switching. La fase di caratterizzazione elettrica è stata effettuata nel Laboratorio di Dispositivi Elettronici del Dipartimento di Elettronica, Informazione e Bioingegneria. Il capitolo 1 da una rassegna delle moderne tecnologie di memoria e delle loro future prospettive, in particolare volte allo sviluppo di nuovi device e architetture. Inoltre saranno elencati i principali dispositivi a switching resistivo e due paradigmi computazionali volti a superare il problema di Von Neumann. In conclusione del capitolo, verrà effettuata una breve introduzione al nostro device a tre terminali basato su materiale MoS2. Il capitolo 2 dopo una introduzione sui materiali e sulle proprietà dei materiali 2D TMDs, si focalizzerà principalmente sul MoS2 e sulle sue proprietà. Insieme alle tecniche di deposizione dello stesso, verrà effettuata una descrizione delle sue proprietà ottiche ed elettriche al fine di comprendere i vari campi di applicazione. Infine, verrà presentata una lista di device innovativi basati su MoS2. Nel capitolo 3 viene fornita una descrizione delle tecniche di caratterizzazione impiegate nello studio effettuato. Esse comprendono sia misurazioni elettriche che tecniche di microscopia elettronica per la caratterizzazione topografica dei dispositivi, come il microscopio elettronico a scansione e il microscopio a forza atomica. Il capitolo 4 descrive il processo di fabbricazione e il comportamento elettrico di un nuovo dispositivo elettronico a tre terminali, il memtransistor. Esso si basa sull’uso del disolfuro di Mobildeno (MoS2), un semiconduttore 2D molto utilizzato per la realizzazione di dispositivi ultra-scalati. Questa struttura, dipendentemente dalla lunghezza della distanza tra source e drain, può esibire differenti comportamenti memristivi ovvero quello sinaptico e quello a switching. In questo capitolo, verrà effettuata una larga analisi sulla caratterizzazione DC del dispositivo e sui fenomeni fisici che lo compongono. Grazie ad essi infatti, andremo ad analizzare e a sfruttare le caratteristiche del device sinaptico (SYMM). Infine, il capitolo 5 si occupa si occupa dell’analisi elettrica del device avente caratteristiche di switching (SWMM). Inizialmente, è riportato uno studio DC sulla formazione del filamento, con una particolare attenzione sul processo di electroforming e sulle sue dipendenze. In questo frangente, sarà data anche una interpretazione fisica della formazione del filamento stesso. Successivamente, essendo il device volatile, sarà analizzato il tempo di ritenzione per diverse tensioni di gate e di lettura. Infine, verrà presentata la sua applicazione all’interno di una struttura NAND insieme a futuri miglioramenti della struttura e dello stesso device.