Progetto di un moltiplicatore di frequenza power-gated in tecnologia CMOS 28nm per applicazioni ad onde millimetriche

Wireless communication at W-band is drawing attention due to its potential to support a high data-rate using the wide available bandwidth. The ability of the transmitter or the receiver for modulating or demodulating the signalis strongly determined by the spectral purity of its local oscillator (LO). The LO block is usually implemented using a Phase-Locked-Loop (PLL). The phase noise (PN) performance of W-band PLL suffers from the poor PN of a W-band Voltage-Controlled-Oscillator (VCO). As the relative frequency increases, the losses of the capacitive elements increase and compromise the possibility of creating integrated low-noise oscillators. A lower frequency VCO can be used, coupled to a frequency multiplication system. In this thesis a frequency multiplier (FM) in W-band, based on a Power-Gated Oscillator, is presented, implemented in CMOS 28nm technology. Starting from a 500MHz sinusoidal source, the FM covers a total of 15 multiples, from the 185 to the 199, for a tuning range of 7.5%. The output phase noise spectrum follows the phase noise spectrum of the input signal scaled by20 logN. With the input phase noise of−150dBc/Hz at 1MHz offset from the carrier, the output phase noise is −104dBc/Hz. Power consumption is 12mW. The circuit block can also works as a free-running oscillator with a phase noise at 10MHz offset from the carrier of −109.2dBc/Hz, the dissipated current is 22mA from a 0.9V power supply allowing to reach a figure of meritof−176dB/Hz.

Le comunicazioni wireless in banda W stanno attirando l’attenzione dato che offrono la possibilità di trasmettere dati ad un’elevata velocità utilizzando l’ampia larghezza di banda disponibile. La capacità del trasmettitore o ricevitore di modulare o demodulare il segnale è fortemente determinata dalla purezza spettrale del sintetizzatore di frequenza. Quest’ultimo viene solitamente implementato utilizzando un PLL (Phase-Locked-Loop). Le prestazioni di rumore di fase del PLL in banda W risentono delle scarse prestazioni dell’oscillatore. All’aumentare della frequenza l’importanza relativa delle perdite degli elementi capacitivi aumenta e compromette la possibilità di realizzare oscillatori integrati a basso rumore. E’ possibile utilizzare un oscillatore a frequenza inferiore, insieme ad un sistema di moltiplicazione di frequenza. In questa tesi viene presentato un moltiplicatore di frequenza in banda W, basato su un oscillatore Power-Gated, realizzato in tecnologia CMOS 28nm. Il segnale di riferimento è una sorgente sinusoidale a 500MHz. Lo stadio è accordabile, variando il multiplo centrale dal 185 al 199 per un intervallo complessivo di 7 GHz pari al 7.5%. Lo spettro di fase in uscita segue lo spettro di fase del segnale in ingresso scalato di 20 logN. Con una sorgente con rumore di fase di −150dBc/Hz a 1MHz di offset dalla portante il rumore di fase in uscita è di −104dBc/Hz. Il consumo di potenza è di 12mW. Il blocco circuitale puo’ operare anche da oscillatore libero con un rumore di fase a 10MHz di offset dalla portante di -109.2dBc/Hz, la corrente dissipata è di 22mA da un’alimentazione di 0.9V permettendo di ottenere una figura di merito di -176dB/Hz.