Design di un input buffer ad alta banda per applicazioni time-interleaved

The aim of this thesis is the study and the design of an input buffer for time- interleaved analog to digital conversion systems. The fist part of the work is characterized by an analysis of the possible topologies that could be used, evaluating their limitations, proceeding then with a chapter comprising the study of the chosen circuit. Subsequently the sizing of the latter is performed to grant the fulfilment of the specifications presented in the indroduction. Once having concluded the designing phase, the performance of the buffer is characterized, in particular in terms of stability, Signal to Noise and Distortion Ratio, slew rate, output impedance and Power Supply Rejection Ratio. The circuit is designed in 28nm CMOS technology, obtaining a SiNAD greater than 70dB, thus meeting the target specification with enough margin, with a power dissipation of just beyond 250mW.

Lo scopo di questa tesi è lo studio e il progetto di un buffer di ingresso per un sistema di conversione analogico-digitale di tipo time-interleaved. La prima parte del lavoro è costituita da un’analisi delle possibilie topologie uti- lizzabili, valutandone le effettive limitazoni, per poi procedere con un capitolo di studio dettagliato del circuito scelto. Successivamente avviene il dimensionamento di quest’ultimo, eseguito in modo da soddisfare le specifiche presentate nell’introdu- zione. Terminata la fase progettuale, viene valutata la performance del buffer, in particolare in termini di stabilità, Signal to Noise and Distortion Ratio, slew rate, impedenza di uscita e Power Supply Rejection Ratio. Il circuito è stato progettato in tecnologia CMOS 28nm e permette di ottenere un SiNAD superiore ai 70dB, sufficiente a soddisfare le specifiche con buon margine, a fronte di una dissipazione di potenza di poco oltre i 250mW.