Design and simulation of analog in-memory circuits for regularized regression and 5G applications

Since the creation of the first microprocessors, computers have had to meet increasing demands for processing capabilities. For this purpose, computing systems have always relied on Moore's law and the generality of Von Neumann's architecture. The first has allowed miniaturizing each year the transistors necessary for the calculation, following an exponential law for decades. The second allowed these computers to manage the most disparate problems by dividing the structure of the system into two units: memory and processor. Today, the miniaturization guaranteed by Moore's law has reached a physical limit, while the requirement to process large amounts of data has made Von Neumann's architecture inefficient. Among the emerging solutions in-memory computing (IMC) stands out, a new computing paradigm that aims to exploit special nanoelectronic devices (PCM, RRAM and STT-MRAM) and memory circuits in order to directly obtain solutions to advanced algorithms directly from the storage system. In this way, it is possible to avoid the consumption of time and power linked to the continuous transit of data between the processor and the memory. In this thesis, a new analog solution is presented to solve regularized regression problems in one step: Ridge, LASSO and Elastic-Net. To evaluate the performance of in-memory circuits and compare them with modern digital solutions, an advanced benchmark system has been developed. In particular, the possibility of applying the Ridge regression in-memory accelerator to the specific case of 5G Massive MIMO networks is evaluated. Modern cellular networks are in fact focusing on an increasing number of antennas to compensate for the millimeter wave (mmWave) propagation damping. However, this choice leads to a drastic increase in the number of operations to be performed to process the transmitted signal. Finally, two demonstrative systems based on 32-Bit microcontrollers (STM32) were designed to validate the results obtained from the simulations. The results obtained in this work encourage the use of analog in-memory circuits to revolutionize all kinds of computing systems.

Fin dalla creazione dei primi microprocessori, i computer hanno dovuto soddisfare richieste di capacità di elaborazione sempre maggiori. A tal scopo, i sistemi di calcolo hanno sempre contato sulla legge di Moore e la generalità della architettura di von Neumann. La prima ha consentito per decenni di miniaturizzare i transistor di anno in anno, seguendo una legge esponenziale. La seconda ha permesso a questi calcolatori di gestire i più disparati problemi dividendo la struttura del sistema in due unità: memoria e processore. Oggi la legge di Moore ha raggiunto un limite fisico, mentre la richiesta di elaborare di grandi quantità di dati ha reso l'architettura di von Neumann inefficiente. Tra le soluzioni emergenti si distingue l'in-memory computing (IMC), un nuovo paradigma di calcolo che punta a sfruttare speciali nano-dispositivi (PCM, RRAM e STT-MRAM) e circuiti di memoria al fine di ottenere soluzioni ad avanzati algoritmi direttamente dal sistema di memorizzazione. In questo modo si evitano i consumi di tempo e potenza legati al continuo transito di dati tra il processore e la memoria. In questa tesi viene studiata una nuova soluzione analogica per risolvere in uno step problemi di regressione regolata: Ridge, LASSO e Elastic-Net. Per valutare le prestazioni dei circuiti in-memoria e confrontarli con le soluzioni attuali, viene sviluppato un avanzato sistema di benchmark. In particolare viene valutata la possibilità di applicare l'acceleratore in-memoria della regressione di Rigde al caso specifico delle reti 5G Massive MIMO. Le moderne reti cellulari stanno infatti puntando su un numero sempre maggiore di antenne per compensare lo smorzamento che limita la propagazione delle onde millimetriche (mmWave). Tale scelta porta però ad aumentare drasticamente la quantità di operazioni da eseguire per processare il segnale trasmesso. Infine, per validare i modelli e risultati ottenuti dalle simulazioni sono stati sviluppati due sistemi dimostrativi basati su microcontrollori a 32-Bit (STM32). I risultati ottenuti in questo lavoro incoraggiano l'uso dei circuiti in-memoria analogici per rivoluzionare le prestazioni di tutti i sistemi di calcolo.