On the process variation hindering power analysis

Side-channel analysis of cryptographic systems can allow to recover the secret key even when the underlying cryptographic algorithms are mathematically secure. This is done by leveraging the relationship between the information coming from the side-channel signal, e.g. the power consumption, and the data being processed. Within this area of research, template attacks (TA) have been demonstrated to be extremely efficient at extracting the secret key, assuming that the side-channel behavior derived on an instance of a device provides a good fit for another instance of the same device. The process variability in CMOS devices can invalidate this last assumption, affecting the values of certain macroscopic parameters of the device, such as the operating voltage and frequency. The thesis delivers an extensive design space exploration of the process variability effects due to the use of different FPGA chips as well as a wide range of operating frequency and voltage values. The objective of this thesis is to propose new approaches to the development of new process variability aware template attacks and to offer a complete and open-source dataset of side-channel measurements to support the scientific community in this area of research.

Gli attacchi di tipo side-channel su sistemi crittografici possono consentire di recuperare la chiave segreta anche quando gli algoritmi crittografici utilizzati sono matematicamente sicuri. Ciò è possibile osservando la relazione tra l'informazione proveniente dal segnale a canale secondario, e.g. il consumo di potenza, e i dati che vengono processati. In questa area di ricerca, gli attacchi template (TA) hanno dimostrato di essere estremamente efficienti nell'estrarre la chiave segreta, assumendo che il comportamento del canale secondario di un dispositivo fornisca una buona approssimazione di quello di un'altra istanza dello stesso dispositivo. La variabilità di processo nel dispositivi CMOS può invalidare quest'ultima assunzione, influenzando i valori di alcune grandezze macroscopiche del dispositivo, come la tensione e la frequenza operativa. La tesi offre un'analisi estensiva degli effetti della variabilità di processo dovuta all'utilizzo di diversi chip FPGA e ad una vasta gamma di frequenze e tensioni operative. L'obiettivo della tesi è quello di proporre nuovi approcci per lo sviluppo di nuovi attacchi template consapevoli della variabilità di processo e di offrire un completo dataset di misure side-channel allo scopo di supportare la comunità scientfica in questa area di ricerca.