The development of new communication standards (5G) and the spread of new applications in the RF field (IoT, Bluetooth) are imposing increasingly stringent limitations in the design and specifications of oscillators. The need to minimize the contributions of noise and INL have led to the abandonment of analog structures for digital alternatives (BBPLL) more performing but limited by the creation of Digital-to-Time (DTC) converters. In this thesis an analysis of the main non-linearity contributions of these structures is first presented and finally an alternative architecture is proposed with a better compromise between range and INL compared to the alternatives currently present. From post-layout analysis, the developed DTC has an INL of 188fs and a range of 199.3ps while introducing an integral jitter of 140fs-rms with a dissipated power of 1.5mW at 250MHz of operation frequency and 0.9V of power supply. This allows to reach a figure of merit of 0.09%.

Lo sviluppo di nuovi standard di comunicazione (5G) e la diffusione di nuove applicazioni in ambito RF (IoT, Bluetooth) stanno imponendo limitazioni sempre più stringenti nel design e nelle specifiche degli oscillatori. La necessita di ridurre al minimo i contributi di rumore e INL hanno portato all'abbandono di strutture analogiche per alternative digitali (BBPLL) più performanti ma limitate dalla realizzazione di convertitori Digital-to-Time (DTC). In questa Tesi viene prima presentata un'analisi dei principali contributi di non linearità di tali strutture ed infine viene proposta un'architettura alternativa con un migliore compromesso tra range ed INL rispetto alle alternative attualmente presenti. Da analisi post-layout, il DTC sviluppato presenta una INL di 188fs ed un range di 199.3ps mentre introduce un Jitter integrale di 140fs-rms con una potenza dissipata di 1.5mW a 250MHz di frequenza di operazione e 0.9V di alimentazione. Questo permette di raggiungere una figura di merito di 0.09%.

Progetto di un DTC ad alte prestazioni per un PLL digitale a 10GHz in CMOS 28nm

LANZONI, LUCA
2020/2021

Abstract

The development of new communication standards (5G) and the spread of new applications in the RF field (IoT, Bluetooth) are imposing increasingly stringent limitations in the design and specifications of oscillators. The need to minimize the contributions of noise and INL have led to the abandonment of analog structures for digital alternatives (BBPLL) more performing but limited by the creation of Digital-to-Time (DTC) converters. In this thesis an analysis of the main non-linearity contributions of these structures is first presented and finally an alternative architecture is proposed with a better compromise between range and INL compared to the alternatives currently present. From post-layout analysis, the developed DTC has an INL of 188fs and a range of 199.3ps while introducing an integral jitter of 140fs-rms with a dissipated power of 1.5mW at 250MHz of operation frequency and 0.9V of power supply. This allows to reach a figure of merit of 0.09%.
DARTIZIO, SIMONE MATTIA
ING - Scuola di Ingegneria Industriale e dell'Informazione
7-giu-2022
2020/2021
Lo sviluppo di nuovi standard di comunicazione (5G) e la diffusione di nuove applicazioni in ambito RF (IoT, Bluetooth) stanno imponendo limitazioni sempre più stringenti nel design e nelle specifiche degli oscillatori. La necessita di ridurre al minimo i contributi di rumore e INL hanno portato all'abbandono di strutture analogiche per alternative digitali (BBPLL) più performanti ma limitate dalla realizzazione di convertitori Digital-to-Time (DTC). In questa Tesi viene prima presentata un'analisi dei principali contributi di non linearità di tali strutture ed infine viene proposta un'architettura alternativa con un migliore compromesso tra range ed INL rispetto alle alternative attualmente presenti. Da analisi post-layout, il DTC sviluppato presenta una INL di 188fs ed un range di 199.3ps mentre introduce un Jitter integrale di 140fs-rms con una potenza dissipata di 1.5mW a 250MHz di frequenza di operazione e 0.9V di alimentazione. Questo permette di raggiungere una figura di merito di 0.09%.
File allegati
File Dimensione Formato  
2022_06_LANZONI_01.pdf

non accessibile

Descrizione: Executive Summay (IT)
Dimensione 880.22 kB
Formato Adobe PDF
880.22 kB Adobe PDF   Visualizza/Apri
2022_06_LANZONI_02.pdf

non accessibile

Descrizione: Tesi (IT)
Dimensione 2.21 MB
Formato Adobe PDF
2.21 MB Adobe PDF   Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/188372