Modulo di fotorivelazione a 8 canali basato su InGaAs/InP SPAD ad alta risoluzione temporale

Single-Photon Avalanche Diodes, both single pixel and arrays, based on III/V semiconductors are employed in different applications where a high photon detection efficiency in the Short-Wave Infrared region (SWIR, from 900 nm up to 1700 nm) is needed. The InGaAs/InP SPADs offer good performance in the desired spectral region with a photon detection efficiency (PDE) of about 30% at 1550 nm, but they show an intrinsically greater number of dark counts at room temperature than silicon detectors due to the lower energy gap, so they must be cooled to temperatures in the 225 K÷270 K range , which in turn require to operate the system in a dry atmosphere or in a vacuum chamber. The goal of this thesis is the develop of a standalone and portable system based on an 8x1 array made of InGaAs/InP SPAD and to prove its performance with a full characterization. This system is centered around a custom frontend chip fabricated in 0.16 µm BCD technology, which contains 8 independent channels to operate the SPADs in fast-gated mode, together with 8 time-to-digital converters (TDCs) for arrival time measurements. Preliminary measurements were made on two different types of 8x1 SPAD array, both coupled with the frontend chip, to analyze characteristics, such as breakdown voltage uniformity, Dark Count Rate (DCR), optical crosstalk, and temporal response. After a first phase of measurements, the thesis continued with the design of two PCB boards and, in parallel, with the design of a custom hermetic package for housing the array at temperatures between 225 K and 270 K, achieved with a multistage Peltier cell. The first board is used to control the temperature inside the package through a thermoelectric cooler (TEC) controller, to generate power supply for the array and various control signals. The second board was designed to be mounted inside the package as a support for the frontend chip and the SPAD array, and mainly consists of decoupling capacitors and digital buffers. The final system is made of three PCB boards, where the third board is a pre-existing power board, and an FPGA to interface the entire system with the PC via USB 3.0; everything is accompanied by a graphical interface, using which a user can control the entire system. In the final part of my thesis, the final system characterization in terms of PDE, temporal response, optical crosstalk, and other figures of merit will be described.

Rivelatori e array di rivelatori di singolo fotone a valanga (SPAD) basati su semiconduttori III/V sono impiegati in diverse applicazioni in cui è necessaria un'elevata efficienza di rilevamento dei fotoni nella regione dell'infrarosso a onde corte (SWIR, da 900 nm fino a 1700 nm). Gli SPAD InGaAs/InP offrono buone prestazioni nella regione spettrale desiderata con un'efficienza di rilevamento dei fotoni (PDE) di circa il 30% a 1550 nm, ma mostrano un numero intrinsecamente maggiore di conteggi di buio a temperatura ambiente rispetto ai rivelatori in silicio a causa del minore gap di energia; quindi, devono essere raffreddati a temperature comprese tra 225 K ÷ 270 K, che a loro volta richiede di far funzionare il sistema in atmosfera secca o in camera a vuoto. L'obiettivo di questa tesi è lo sviluppo di un sistema autonomo e portatile basato su un array 8x1 composto da InGaAs/InP SPAD e di dimostrarne le prestazioni con una caratterizzazione completa. Questo sistema è incentrato su un chip di frontend custom fabbricato con tecnologia BCD 0.16 µm, che contiene 8 canali indipendenti per azionare gli SPAD in modalità fast-gated, insieme a 8 convertitori tempo-digitale (TDC) per misurazioni del tempo di arrivo. Sono state effettuate misurazioni preliminari su due diversi tipi di array SPAD 8x1, entrambi accoppiati al chip frontend, per analizzare caratteristiche come l'uniformità della tensione di breakdown, il Dark Count Rate (DCR), il crosstalk ottico e la risposta temporale. Dopo una prima fase di misurazioni, la tesi è proseguita con la progettazione di due schede PCB e, in parallelo, con la progettazione di un package ermetico custom per portare l'array a temperature comprese tra 225 K e 270 K, tramite una cella di Peltier multistadio. La prima scheda viene utilizzata per controllare la temperatura all'interno del package tramite un controller per refrigeratore termoelettrico (TEC), per generare l'alimentazione per l'array e vari segnali di controllo. La seconda scheda è stata progettata per essere montata all'interno del package come supporto per il chip di frontend e l'array SPAD, e consiste principalmente in condensatori di disaccoppiamento e buffer digitali. Il sistema finale è composto da tre schede PCB, di cui la terza scheda è una scheda di alimentazione preesistente, e un FPGA per interfacciare l'intero sistema con il PC tramite USB 3.0; il tutto è accompagnato da un'interfaccia grafica, attraverso la quale un utente può controllare l'intero sistema. Nella parte finale della mia tesi verrà descritta la caratterizzazione finale del sistema in termini di PDE, risposta temporale, crosstalk ottico e altre figure di merito.