Development of a robust industrial methodology for modelling of common-mode chokes up to 100 MHz

In this thesis a procedure to derive a common-mode choke (CMC) circuit model in the frequency domain is proposed and discussed. The procedure is a robust industrial methodology since it can be applied to modelling of a great number of CMC of different size, materials and geometry, by following a number of steps, having as inputs the characterization of the magnetic permeability of the material (obtained by experimental measurements) and a few geometrical/electrical parameters. Specifically, the one-port reflection parameter measured by a vector network analyser (VNA) in a suitable setup is exploited to characterize the complex and frequency-dependent magnetic permeability of the ferrite or nanocrystalline magnetic core. This measure can be repeated for many different cores, thus constructing a library of data sets. Knowing such magnetic permeabilities, a circuit model of the CMC is defined in the frequency domain by setting a few parameters of geometric and electrical nature. Some of these parameters account for complex parasitic effects (e.g., capacitive) and are known in empirical ranges which have been assessed through an extensive modelling and validation campaign. The implemented algorithms are compatible with the free open-source software Octave, obtaining a robust, scalable and accurate model up to 100 MHz with an error within 5 dB up to 30 MHz in the insertion loss (IL) prediction, which is a reasonable accuracy for use in the industrial design stages, that is, for performance evaluations before the actual CMC construction. In addition, a critical analysis of the industrial setup for CISPR-17 measurements and its influence on the measured IL is presented. Finally, a possible new measurement setup based on a PCB prototype, more robust and less influenced by random parasitic effects with respect to the industrial one involving cables is discussed.

In questa tesi viene proposta e discussa una procedura per derivare un modello circuitale di bobina di blocco del modo comune (common-mode choke, CMC) nel dominio della frequenza. La procedura è una metodologia industriale robusta in quanto può essere applicata alla modellazione di un gran numero di CMC di diverse dimensioni, materiali e geometria, seguendo una serie di passaggi ed utilizzando come input la caratterizzazione della permeabilità magnetica del materiale (ottenuta mediante misure sperimentali) ed alcuni parametri geometrici/elettrici. Nello specifico, il parametro di riflessione a una porta, misurato da un analizzatore di rete vettoriale (vector network analyser, VNA) in una configurazione adeguata, viene sfruttato per caratterizzare la permeabilità magnetica complessa e dipendente dalla frequenza del nucleo magnetico di ferrite o nano-cristallino. Questa misura può essere ripetuta per diversi nuclei, costruendo così una libreria di set di dati. Conoscendo tali permeabilità magnetiche, si definisce un modello circuitale del CMC nel dominio della frequenza impostando alcuni parametri di natura geometrica ed elettrica. Alcuni di questi parametri rappresentano effetti parassiti complessi (ad esempio capacitivi) noti in intervalli empirici che sono stati valutati attraverso un'ampia campagna di modellazione e convalida. Gli algoritmi implementati sono compatibili con il software gratuito open-source Octave in maniera tale da essere utilizzati in applicazioni industriali, ottenendo un modello industriale robusto, scalabile e preciso fino a 100 MHz con un errore entro i 5 dB per frequenze fino a 30 MHz nella previsione delle perdite di inserzione (insertion loss, IL). Questa è un’accuratezza ragionevole per l’uso nelle fasi di progettazione industriale, ovvero per le valutazioni delle prestazioni prima dell’effettiva costruzione del CMC. Inoltre, viene presentata un’analisi critica del banco di misura industriale per le misure concordi allo standard CISPR-17, evidenziando la sua influenza sulle IL misurate. Infine, viene discusso un possibile nuovo setup di misura basato su un prototipo di PCB, più robusto e meno influenzabile da effetti parassiti aleatori rispetto a quello industriale che coinvolge cavi.