The study of the effects of soldering on the designs of integrated circuits was the object of this thesis. In particular, the structurization of a flux of flexible simulations able to consider the main effects that contribute to the piezoresistive validations. For the validation of the simulation, a dedicated test-chip from STmicroelectronics was studied. The adaptable predictive tool is able to estimate the change in resistivity values caused by stresses introduced by soldering processes. The study focused on a cross section of the Si-chip, where active and passive components are designed. This estimates the state of stress in the Si-chip surface, then the percentual change in resistivity for specific components positioned in precise locations. A FEM model was created through the software ANSYS to estimate the stresses and the mathematical evaluations and conversions in resitive results was made through MATLAB. The adaptability of the model to new designs and geometries allows to implement the tool in the design process, and offer designers a quantitative estimation of these piezoresistive effects.

Studio degli effetti di saldatura sul design di circuiti integrati. Nello specifico, strutturazione di un flusso di simulazione flessibile, in grado di tener conto degli effetti principali che contribuiscono alle validazioni piezoresistive. Per la validazione della simulazione, un test-chip appositamente progettato da STmicroelectronics è stato studiato. Lo strumento, adattabile e predittivo è in grado di calcolare la variazione dei valori di resistività causati dalla presenza di stress introdotti dal processo di saldatura. Lo studio si concentra su una sezione del chip di Si, dove sono presenti le componenti attive e passive. Questo permette di valutare lo stato di sforzo sulla superficie del chip di Si e il cambio di resistività per specifici componenti posizionati in apposite posizioni. Un modello FEM è stato creato attraverso il software ANSYS per studiare gli sforzi, mentre le valutazioni matematiche e le conversioni in valori resistivi sono avvenute attraverso MATLAB. La adattabilità del modello a nuovi design e geometrie permette allo strumento di essere implementato del processo di design, dando la possibilità ai progettisti di avere una valutazione quantitativa degli effetti piezoresistivi.

Soldering effects on integrated circuits : development of a comprehensive predictive tool

CERESOLI, ANDREA
2021/2022

Abstract

The study of the effects of soldering on the designs of integrated circuits was the object of this thesis. In particular, the structurization of a flux of flexible simulations able to consider the main effects that contribute to the piezoresistive validations. For the validation of the simulation, a dedicated test-chip from STmicroelectronics was studied. The adaptable predictive tool is able to estimate the change in resistivity values caused by stresses introduced by soldering processes. The study focused on a cross section of the Si-chip, where active and passive components are designed. This estimates the state of stress in the Si-chip surface, then the percentual change in resistivity for specific components positioned in precise locations. A FEM model was created through the software ANSYS to estimate the stresses and the mathematical evaluations and conversions in resitive results was made through MATLAB. The adaptability of the model to new designs and geometries allows to implement the tool in the design process, and offer designers a quantitative estimation of these piezoresistive effects.
Gattere, Gabriele
ING - Scuola di Ingegneria Industriale e dell'Informazione
20-dic-2022
2021/2022
Studio degli effetti di saldatura sul design di circuiti integrati. Nello specifico, strutturazione di un flusso di simulazione flessibile, in grado di tener conto degli effetti principali che contribuiscono alle validazioni piezoresistive. Per la validazione della simulazione, un test-chip appositamente progettato da STmicroelectronics è stato studiato. Lo strumento, adattabile e predittivo è in grado di calcolare la variazione dei valori di resistività causati dalla presenza di stress introdotti dal processo di saldatura. Lo studio si concentra su una sezione del chip di Si, dove sono presenti le componenti attive e passive. Questo permette di valutare lo stato di sforzo sulla superficie del chip di Si e il cambio di resistività per specifici componenti posizionati in apposite posizioni. Un modello FEM è stato creato attraverso il software ANSYS per studiare gli sforzi, mentre le valutazioni matematiche e le conversioni in valori resistivi sono avvenute attraverso MATLAB. La adattabilità del modello a nuovi design e geometrie permette allo strumento di essere implementato del processo di design, dando la possibilità ai progettisti di avere una valutazione quantitativa degli effetti piezoresistivi.
File allegati
File Dimensione Formato  
2022-12-Ceresoli.pdf

solo utenti autorizzati a partire dal 30/11/2025

Descrizione: Thesis_Ceresoli_Andrea
Dimensione 8.63 MB
Formato Adobe PDF
8.63 MB Adobe PDF   Visualizza/Apri
2022-12-Executive-summary-Ceresoli.pdf

solo utenti autorizzati a partire dal 30/11/2025

Descrizione: Executive_summary_Ceresoli_Andrea
Dimensione 2.08 MB
Formato Adobe PDF
2.08 MB Adobe PDF   Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/201522