ANNA : an Analog Neural Network ASIC for gamma ray position reconstruction in anger cameras

An emerging trend in radiations detectors is to embed the signal processing directly in the front-end acquisition pipeline, as close as possible to the sensor. This form of edge computing aims to minimize data throughput towards the back-end, reduce computational complexity, costs, and power consumption. This signal processing step can also utilize machine learning algorithms implemented on microcontrollers, FPGAs or custom AI accelerators. When these accelerators embed artificial neural networks, they are sometimes referred to as neuromorphic computing devices, which also involves in-memory computing, a wide field of research focused on reducing or removing the memory-wall limitations of classic von Neumann machines. Currently, there is significant interest in custom fully-analog accelerators, where computations are performed directly in analog domains using current, voltage or charge signals. In this project, an analog AI accelerator implementing an artificial neural network has been designed on a 0.35 um CMOS process node. The specific target is the reconstruction of the position of interaction of gamma rays in the scintillator crystal of Anger cameras used in nuclear medicine applications, such as PET and SPECT. This chip should be employed directly in the analog acquisition chain of the detector. Computations are performed by exploiting charge sharing on programmable capacitor crossbar arrays and charge integration on low-power high-gain operational amplifiers. The network memory is implemented with SPI-programmed SRAM cells, and timing events are synchronized with programmable on-chip ring counters driven by an external arbitrary clock. The chip design adheres to the constraints outlined in a previous feasibility analysis, and has been carried out from schematic level to full-chip layout. The power consumption has been evaluated through post-layout simulations and compared to other commercial or prototypes AI accelerators. The chip will be submitted for fabrication in July 2023.

Un trend emergente nei rilevatori di radiazioni è quello di collocare le fasi di elaborazione dei segnali il più vicino possibile al sensore. Questa è una forma di edge computing che punta a minimizzare il flusso di dati verso il back-end, a semplificare il calcolo, e a ridurre costi e consumi. Questa fase di elaborazione può essere basata su algoritmi di machine learning, implementati su microcontrollori, FPGA o acceleratori AI ad hoc. Quando questi acceleratori utilizzano reti neurali artificiali, a volte vengono definiti come chip neuromorfici, basati su ingegneria neuromorfica. Recentemente c'è un interesse notevole verso acceleratori AI completamente analogici, nei quali i calcoli sono eseguiti direttamente con segnali analogici utilizzando correnti, tensioni o cariche. In questo progetto è stato sviluppato un acceleratore analogico per intelligenza artificiale con un processo produttivo CMOS a 0.35 um, in grado di eseguire una semplice rete neurale. L'obiettivo del chip è la ricostruzione della posizione di interazione dei raggi gamma nel cristallo scintillatore delle Anger camera, utilizzate in medicina nucleare, come nella PET e SPECT. Il chip è progettato per essere inserito nella catena di acquisizione analogica del rivelatore, interfacciandosi con i segnali necessari. I calcoli sono eseguiti sfruttando la redistribuzione di carica tra matrici di condensatori programmabili, con una successiva integrazione della carica su degli amplificatori operazionali a basso consumo. La memoria della rete è implementata con celle SRAM programmate con protocollo SPI, e la temporizzazione della rete è gestita con ring counters programmabili e pilotati da un segnale di clock esterno. Questo chip è stato strutturato sulla base di un'analisi di fattibilità precedente, ed è stato progettato dal livello di schematico al layout. Il consumo energetico è stato valutato da simulazioni post-layout, e confrontato con altri acceleratori AI in fase prototipale o commerciale. Questo chip verrà sottomesso per la fabbricazione nel luglio 2023.