Fully Integrated Time-Based Controller for DC-DC Quasi-Resonant Switched Capacitor Converter

Resonant switched capacitor converters (ReSCCs) offer superior features in terms of efficiency and power density. However, output voltage regulation required for Point of Load (PoL) application is not straightforward and has not been thoroughly investigated. This thesis proposes a fully integrated quasi-resonant controller with double feedback loop with the intent of emphasizing ReSCC advantages. A primary voltage loop, consisting of a time-based controller to minimize area consumption, is responsible for output voltage regulation exploiting quasi-resonant operation modes. A secondary phase loop maximizes efficiency ensuring accurate zero current switching under every operating condition. The conversion from 12V bus to 2.5/3.3V output voltage range has been examined. Such voltage range is frequently required in server, telecommunications, and industrial networks, where 12V bus voltage is still consistently utilized. The system has been implemented in bipolar-CMOS-DMOS (BCD) technology at 0.18μm showing good robustness under PVT variations. System-level simulations showed a closed-loop bandwidth ranging between 200kHz and 20kHz for the voltage loop. With the aim of avoiding cross-loop interactions, the phase loop closed-loop bandwidth is around 5kHz. In response of a 2A step variation of the load, a ∆VOUT = 300 mV with a settling time of about tset = 30μs was observed in ’buck’ mode, while for the ’boost’ mode it showed ∆VOUT = 300mV with a settling time of about tset = 50μs. The line response of the system, when a ∆VIN = 1V is applied at the input of the converter, exhibits an output voltage variation of ∆VOUT = 380 mV with a settling time of about tset = 15μs. In addition, seamless transition from ’buck’ to ’boost’ is achieved with an output voltage variation of about 2%.

I convertitori risonanti a capacità commutate (ReSCC) offrono ottime prestazioni in termini di efficienza e densità di potenza. Tuttavia, la regolazione della tensione di uscita necessaria per applicazioni Point of Load (PoL) è complessa e non è stata analizzata in maniera approfondita in letteratura. Questa tesi propone uno schema di controllo a doppio anello di retroazione con l’obiettivo di sfruttare i vantaggi propri dei ReSCC. Viene utilizzato un anello di tensione primario, servendosi di un controllore quasi-risonante di tipo time-based, per effettuare la regolazione della tensione di uscita sfruttando al meglio il comportamento in quasi-risonanza. In aggiunta, un anello secondario, detto di fase, è stato implementato per garantire commutazione a corrente zero (ZCS) e permettere in tal modo di massimizzare l’efficienza. Per questo lavoro è stata presa in considerazione la conversione da bus di tensione a 12V per fornire una tensione di uscita nell’intervallo 2.5/3.3V. Tale range di tensione è richiesto di frequente nei server, nelle telecomunicazioni e nelle reti industriali, dove il bus a 12V è comunemente utilizzato. Il sistema di controllo è stato implementato in tecnologia BCD a 0.18μm mostrando buona affidabilità rispetto a variazioni PVT. Le simulazioni circuitali effettuate mostrano, per l’anello di tensione, una banda in anello chiuso compresa tra i 200kHz e i 20kHz. Per scongiurare indesiderate interazioni tra i due anelli, la banda in anello chiuso dell’anello di fase è stata limitata intorno ai 5kHz. La risposta del sistema ad una variazione a gradino di 2A della corrente di carico mostra una variazione della tensione di uscita pari a 300mV con un tempo di assestamento di 30μs per quando riguarda la modalità ’buck’. Nelle stesse condizioni si osserva una variazione di 300mV con un tempo di assestamento di 50μs per la modalità ’boost’. La risposta di linea ad una variazione istantanea di 1V della tensione di ingresso si traduce in una variazione dell’uscita di 380 mV con un tempo di assestamento di 15μs. Inoltre si riscontra una transizione seamless dalla modalità ’buck’ alla modalità ’boost’ con una variazione dell’uscita nell’ordine del 2%.