CMOS SPAD imager per laser ranging 3D mendiante indirect time of flight impulsato

This thesis work has set the goal to completly design and realize a monolithic integrated two-dimensional array of 32x32 cells. The smart pixel of the array is composed of a section for the light signal detection with single photon sensitivity - SPAD photodetector plus quenching circuit - and of its smart electronics. Moreover, the complete readout electronics of the array has been designed, introducing a parallel reading of the two halves of the matrix, which allowed to carry out twice the data per clock. A SPAD (Single Photon Avalanche Diode) is based on the avalanche multiplication process, so it’s capable of producing a digital output when the absorption of a single photon occurs and to work both in the so-called photon counting mode and timing mode. Since these sensors can now be realized in standard CMOS technology, so becoming compatible with the realization of the rest of the electronics, it was possible to obtain monolithic chips. This chance, already exploited to create 2D imaging arrays, paved the way to more innovative applications, in which this thesis fits. The purpose of the developed matrix is to acquire 3D images. The smart pixels has been developed to be used with a technique based on pulsed indirect TOF 3D Ranging, mainly in the automotive safety systems. Different algorithms are used for the measurement, depending on the type and duration of the shutter windows, and in the first part of this work they are screened to determine the most efficient one in terms of power required and statistics of photons to achieve a given precision. The design phase started from the characterization of the quenching circuit VLQC realized in HV CMOS technology, to be integrated in association with the SPAD. In addition, each cell is equipped with the logic required to provide information related to the TOF, operating in photon counting mode. The circuit provides output data by subtracting the background component, inevitably present, directly at the pixel level. The pixels can be used in different modes and present a great versatility depending on the application to meet. In the production run of April 2011, a prototype version of the array of 4x4 cells has been inserted. Since then, the final version of 32x32 cells has been designed and simulated waiting to insert it into the production run of November 2011, to be later characterized and validated by appropriate experimental measurements.

Il presente lavoro di tesi si è posto l’obiettivo della completa progettazione e realizzazione di un array bidimensionale monolitico integrato da 32x32 celle. Lo smart pixel dell’array è composto da una sezione di rivelazione del segnale luminoso con sensibilità al singolo fotone - fotorivelatore SPAD e circuito di spegnimento - e dalla relativa elettronica intelligente. È stata progettata, inoltre, la completa elettronica di lettura dell’array, introducendo una lettura parallela delle due metà della matrice, che ha consentito di portare off-chip il doppio dei dati per colpo di clock. Il sensore SPAD (Single Photon Avalanche Diode) si basa sul processo di moltiplicazione a valanga, per cui è in grado di produrre un’uscita intrinsecamente digitale in seguito all’assorbimento di un singolo fotone e di lavorare sia nel cosiddetto photon counting mode che in timing mode. In seguito alla possibilità di realizzare questi sensori in tecnologia CMOS standard, quindi compatibili con la realizzazione della restante elettronica, è stato possibile ottenere chip monolitici. Questa possibilità, già sfruttata per imaging 2D, ha aperto la strada ad applicazioni più innovative, in cui si inquadra questo lavoro di tesi. Lo scopo della matrice sviluppata è di acquisire immagini 3D con tecnica di ranging 3D basata su indirect TOF (Time-Of-Flight) impulsato, per l’applicazione principale dei sistemi di sicurezza nell’automotive. Diverse sono gli algoritmi utilizzabili per la misura, a seconda del tipo e della durata delle finestre di integrazione scelte; nella prima parte vengono confrontati per determinarne il più performante, in termini di potenza necessaria e statistica dei fotoni necessaria per una data precisione di misura. La fase di progettazione è partita dalla caratterizzazione del circuito di quenching VLQC, per integrarlo con lo SPAD nel pixel. Inoltre, ogni cella è provvista della logica necessaria a fornire l’informazione sulla profondità legata al TOF, operando in photon counting mode. Il circuito fornisce in uscita i dati sottraendo la componente di background, inevitabilmente presente, direttamente a livello di pixel, è utilizzabile in diverse tra le modalità valutate e presenta una grande versatilità di impiego a seconda dell’applicazione da soddisfare. Nel run di produzione di Aprile 2011, è stata inserita una versione prototipo dell’array da 4x4 celle. Da allora, la versione finale da 32x32 celle è stata progettata e simulata in attesa di inserirla nel run di produzione di Novembre 2011, per essere poi caratterizzata e validata tramite apposite misure sperimentali.