Design and Implementation of a convolutional neural network to locate cryptographic operations in side-channel traces

Side-channel attacks involve extracting confidential information from the execution of cryptographic primitives by correlating partially known computed data with measured side-channel signals. However, performing a successful side-channel attack requires the challenging task of locating the specific time instance when the target cryptographic primitive is executed within a side-channel trace. Additionally, the attacker must align the measured data with that particular time instant. This thesis introduces a novel deep-learning technique designed to locate the cryptographic operation being performed within a given side-channel trace. Unlike state-of-the-art solutions, the proposed approach remains effective even when trace deformations occur due to random delay insertion techniques. To validate our proposal, we conducted an experimental campaign over a variety of ciphers and we performed a successful attack against unprotected cryptographic primitives executed on an FPGA-based System-on-Chip featuring a RISC-V CPU.

Gli attacchi a canale laterale consentono di estrarre informazioni segrete dall'esecuzione di primitive crittografiche mediante la correlazione tra i dati calcolati parzialmente noti e il segnale di canale laterale misurato. Tuttavia, per avviare un attacco a canale laterale di successo, l'attaccante deve svolgere il difficile compito di individuare l'istante temporale in cui la primitiva crittografica di destinazione viene eseguita all'interno di una traccia di canale laterale e, successivamente, effettuare l'allineamento temporale dei dati misurati su quell'istante temporale. Questa tesi presenta una nuova tecnica di deep learning per identificare l'operazione crittografica che viene calcolata nella traccia di canale laterale fornita. A differenza delle soluzioni stato dell'arte, la soluzione proposta funziona anche in presenza di deformazioni della traccia ottenute tramite l'inserimento di ritardi casuali. Per convalidare la nostra proposta, abbiamo condotto una campagna sperimentale su una varietà di cifrari e abbiamo effetuato con successo un attacco contro primitive crittografiche non protette eseguite su un circuito integrato implementato su FPGA con una CPU RISC-V.