A virtual prototyping methodology for timing-accurate simulation of AMS circuits

Nowadays, analog/mixed-signal (AMS) circuits are at the core of a large variety of devices targeting automotive, medical, communication, and energy applications. Despite their ubiquity, AMS design methodologies are not automated, rely on long manual iterations, and leverage slow SPICE-level simulations which are treated as a golden standard. Moreover, SPICE simulations have no way to reliably verify timing checks related to the digital elements of the circuit, which might determine some timing-based errors in the post-layout and post-silicon implementations. In this scenario, virtual prototypes are used to abstract the models of AMS circuits in order to boost simulation speed, favor design reuse and allow early evaluation of the design choices at the cost of a reduced accuracy. This thesis presents a novel virtual prototyping methodology for AMS circuits: starting from the netlist of an AMS circuit and the description of the target technology library, the methodology automatically generates the SystemC models for the digital elements, extended with additional timing checks. To deliver the final timing-accurate AMS simulation, the generated SystemC models are then integrated into a co-simulation framework where the analog parts of the circuit are still simulated using SPICE. Experimental results demonstrated the validity of the proposed solution to deliver timing-accurate AMS simulations. The methodology can identify and check five kinds of timing violations for the digital parts of the circuit, which are unchecked at SPICE level.

Oggigiorno, i circuiti analog/mixed-signal (AMS) sono alla base di un gran numero di dispositivi per applicazioni automotive, medicali, di comunicazione ed energetiche. Nonostante tale ubiquità, le metodologie di design AMS non sono automatizzate, si basano su lunghe iterazioni manuali e utilizzano simulazioni SPICE-level molto lente, che però sono considerate come uno standard. Inoltre, non abbiamo modo di verificare i problemi di timing legati alle parti digitali del circuito basandoci solo sulle simulazioni SPICE, il che può portare a errori di timing nelle implementazioni post-layout e post-silicio. In questo scenario, i prototipi virtuali vengono usati per astrarre i modelli del circuito AMS in modo da aumentare la velocità di simulazione, favorire il riutilizzo e per permettere di valutare preventivamente le scelte di design, al prezzo di un'accuratezza minore. All'interno di questa tesi verrà presentata una nuova metodologia per la creazione di prototipi virtuali di circuiti AMS: partendo dalla netlist di un circuito AMS e dalla descrizione di una libreria tecnologica, la metodologia genera in automatico i modelli SystemC per le parti digitali, ai quali vengono aggiunti dei timing checks. Per produrre una simulazione AMS che sia accurata in termini di timing, i modelli generati sono quindi integrati in un framework di co-simulazione dove le parti analogiche vengono nuovamente simulate con SPICE. I risultati sperimentali dimostrano la validità della soluzione proposta in termini di accuratezza di timing. La metodologia è in grado di identificare e segnalare cinque violazioni di timing nelle parti digitali del sistema, le quali non vengono segnalate usando SPICE.