Performance Modelling of an IOMMU for Automotive Embedded Systems

Input-output memory management unit (IOMMU) is a hardware system device through which IO devices with direct memory access (DMA) capability access the memory using virtual addresses. The main objective of this work is to investigate the influence of dynamic parameters and static parameters on the performance of SMMU and to help system architects in the early stages of the design process, we attempt to model the behaviour using linear models. We study two scenarios: one where we study different traffic profiles with fixed static parameters and one with fixed traffic and different static configurations. We identify an approach to generate a treatment plan for the IP selecting the relevant parameters and performance metrics, making the choice of the models to try to fit the behaviour. Simulations of the treatment plans are then run on a Systems Verification Platform (SVP) in System Verilog using UVM methodology and a collection of design and analysis tools. The proposed models allow us to determine the most significant parameters for the performance metrics and the linear models conjectured in the research question are then presented.

L'unità di gestione della memoria input-output (IOMMU) è un dispositivo hardware di sistema attraverso il quale i dispositivi IO con capacità di accesso diretto alla memoria (DMA) accedono alla memoria utilizzando indirizzi virtuali. L'obiettivo principale di questo lavoro è studiare l'influenza dei parametri dinamici e statici sulle prestazioni della SMMU e, per aiutare gli architetti di sistema nelle prime fasi del processo di progettazione, cerchiamo di modellare il comportamento utilizzando modelli lineari. Studiamo due scenari: uno in cui studiamo diversi profili di traffico con parametri statici fissi e uno con un traffico fisso e diverse configurazioni statiche. Identifichiamo un approccio per generare un piano di trattamento per l'IP selezionando i parametri e le metriche di prestazione rilevanti, scegliendo i modelli per cercare di adattarsi al comportamento. Le simulazioni dei piani di trattamento vengono quindi eseguite in una System Verification Platform (SVP) in System Verilog utilizzando la metodologia UVM e svariati strumenti di progettazione e analisi. I modelli proposti ci permettono di determinare i parametri più significativi per le metriche delle prestazioni e vengono quindi presentati i modelli lineari ipotizzati nella domanda di ricerca.