Flexible logic locking obfuscation for sequential circuit through synchronous configurable blocks

Nowadays, the global spreading of the supply chain in Hardware production makes the integrated circuit (IC) design a target of multiple threats. The intellectual property (IP) piracy conducted by an untrusted foundry or the reverse engineering procedure (RE) brought by a malicious design house are only some examples. In this situation, many academic papers have produced different defense techniques and new attacks to exploit their vulnerabilities. In recent years, logic locking, a bunch of protection mechanisms based on inserting programmable elements inside the circuit, has shone for its versatility and applicability at different levels of abstraction. Our work could be considered a first step toward a more general solution that dynamically combines a subset of defense methods to obtain robust obfuscated circuitry under defined attack and constraint specifications. In our thesis, we propose an approach that integrates two existing logic locking techniques: the Janus HD and the latch-based obfuscation. In particular, we extend the key space of the first mechanism, inserting configurable memory elements based on the latch. Then, identifying the presence of equivalence keys as a critical vulnerability for our solution, we analyze their impact and specify the parameters that affect them. In the end, we define a range where the multiplicity introduced by the integration does not provide a weakness.

Con la delocalizzazione del processo di produzione di dispositivi Hardware, i circuiti integrati sono stati esposti a molteplici attacchi. Il furto di proprietà intellettuale condotto dalla fabbrica che si occupa di produrli o la pratica di reverse engineering (RE) perpetrata da una design house sono solo alcuni esempi. In questo scenario, la ricerca accademica ha prodotto innumerevole materiale su possibili meccanismi di difesa e procedure d'attacco per sfruttarne le vulnerabilità. Negli ultimi anni, il logic locking, un insieme di tecniche di protezione basate sulla presenza di elementi programmabili, si è dimostrato versatile e applicabile a diversi livelli nel processo di sintesi. Il nostro lavoro può essere considerato come un passo verso una soluzione più dinamica, capace di combinare metodi difensivi per resistere sotto condizioni e vincoli dati. Il seguente testo propone un processo di integrazione tra due tecniche di logic locking già esistenti: Janus HD e latch-based obfuscation. In particolare, mira ad espandere il numero delle possibili chiavi del primo metodo introducendo blocchi configurabili basati sul latch. Successivamente, considerando la generazione di chiavi equivalenti che danno luogo alla stessa configurazione difensiva come il principale fattore di debolezza per la procedura di integrazione, si passa a valutare lo spazio delle chiavi della soluzione proposta e il suo variare rispetto ai principali parametri. Infine siamo in grado di specificare delle condizioni in cui la molteplicità introdotta non rappresenta una vulnerabilità per il circuito.