Digital filters for Delta-Sigma ADCs at reduced latency and settling time for current and voltage sensing applications

Digital low pass filters are essential in Delta-Sigma (DS) converters to properly exploit their features such as oversampling and noise shaping, and to remove the quantization noise from the band of interest. Sinc filters are the most commonly used filter types in DS data converter systems and an industry standard. They belong to the family of Decimation filters and offer low latency, an optimum out-of-band rejection, and a very efficient and simple hardware implementation. However, to increase the accuracy, the Sinc filter has to be implemented keeping high the order or the decimation factor, and this results in higher response time. A trivial solution to improve latency is to increase the clock frequency. But this leads to system-level issues such as signal integrity, ElectroMagnetic Interference (EMI) and higher power consumption. An efficient solution is to explore alternative digital filters with lower latency and settling time. This research focuses on the development and testing of various decimation filters, such as the Cascade of Integrators (CoI), which allows up to 30% reduction of settling time compared to the Sinc. Additionally, two other innovative solutions are presented: a combination of Sinc and CoI filters, which allows extracting the value of an input slope within the settling time of a regular Sinc filter, and a Time-Interleaved Sinc filter that speeds up the throughput compared to the single Sinc filter. Each filter differs from the others in several intrinsic characteristics, such as settling time, latency, frequency response and hardware implementation. Aim of this study is also to understand the trade-offs of different filters and match their characteristics to different applications appropriately. Theoretical and practical analysis of the filters with MATLAB/Simulink and Cadence environments and the implementation in hardware (FPGA) through the use of HDLs are carried out.

I filtri digitali passa-basso sono fondamentali nei convertitori Delta-Sigma (DS) per sfruttare appieno le loro caratteristiche, come il sovracampionamento e la modellazione del rumore, e per eliminare il rumore di quantizzazione dalla banda di interesse. I filtri Sinc rappresentano il tipo di filtro digitale più comunemente utilizzato nei convertitori DS e costituiscono uno standard industriale. Appartenenti alla famiglia dei filtri a Decimazione, offrono una bassa latenza, un'ottima soppressione fuori banda e un'implementazione hardware molto efficiente e semplice. Tuttavia, per aumentare l'accuratezza, il filtro Sinc deve essere implementato mantenendo elevato l'ordine o il fattore di decimazione, il che comporta un aumento del tempo di risposta. Una soluzione semplice per migliorare la latenza è aumentare la frequenza di clock, ma ciò porta a problemi a livello di sistema come l'integrità del segnale, le interferenze elettromagnetiche (EMI) ed una maggior potenza dissipata. Una soluzione efficiente è pertanto quella di esplorare filtri digitali alternativi con una latenza e un tempo di settling più bassi. Questa ricerca si concentra sullo sviluppo e il testing di vari filtri a decimazione, come il Cascade of Integrators (CoI), che consente una riduzione fino al 30% del tempo di settling rispetto al Sinc. Inoltre, sono presentate due altre soluzioni innovative: una combinazione di filtri Sinc e CoI, che consente di estrarre il valore di una pendenza di ingresso entro il tempo di settling di un filtro Sinc regolare, ed un Time-Interleaved Sinc che aumenta il throughput rispetto all'utilizzo del singolo filtro Sinc. Ogni filtro differisce dagli altri per diverse caratteristiche intrinseche, come tempo di settling, latenza, risposta in frequenza e implementazione hardware. Lo scopo di questo studio è anche quello di comprendere i compromessi dei diversi filtri e abbinare le loro caratteristiche a diverse applicazioni in modo appropriato. L'analisi teorica e pratica dei filtri viene condotta utilizzando i software MATLAB/Simulink e Cadence e l'implementazione hardware (FPGA) attraverso l'uso di HDLs (Hardware Description Languages).