Progressi nello sviluppo di circuiti integrati per la navigazione inerziale basata su giroscopi Mems piezoresistivi

This thesis work conducted at the MEMS and Microsensors Laboratory of Politecnico di Milano is placed in the context of developing integrated circuits for piezoresistive M\&NEMS gyroscopes. The initial part of the work is focused on characterizing a previously developed ASIC which integrates a drive loop, an AGC, a sense chain, an AQC and an innovative demodulation chain with programmable delays. For this purpose, a dedicated PCB has been designed to facilitate the chip testing phase, the digitization of the output signal, using an off-the-shelf discrete ADC, and its elaboration exploiting an FPGA. The second part, on the other hand, aims to pave the way for the development of a new version of the ASIC that integrates a high-performance analog-to-digital converter (ADC) to achieve a compact system that also enables the digitization of the output signal from the chip. Initially, a preliminary study of a sigma-delta modulator was conducted, and various system-level architectures were modeled to derive specifications for the transistor-level implementation of the ADC, with particular focus on the first stage, whose implementation and sizing will be presented.

Questo lavoro di tesi svolto presso il laboratorio MEMS e microsensori del Politecnico di Milano si pone nel contesto dello sviluppo di circuiti integrati per giroscopi M\&NEMS a lettura piezoresistiva. La parte iniziale del lavoro è finalizzata alla caratterizzazione di un ASIC, progettato in precedenza, che integra loop di drive, AGC, front-end di sense, AQC e un'innovativa catena per la demodulazione con ritardi programmabili. A tale scopo è stata progettata una PCB ad-hoc per consentire la fase di testing del chip, la digitalizzazione del segnale in uscita, tramite un ADC discreto off-the-shelf, e la sua elaborazione sfruttando un FPGA. La seconda parte, invece, è volta ad aprire la strada verso lo sviluppo di una nuova versione dell'ASIC che integri un convertitore analogico digitale (ADC) ad alte prestazioni in modo tale da ottenere un sistema compatto che consenta anche la digitalizzazione del segnale in uscita dal chip. Per realizzare ciò, è stato condotto uno studio preliminare di un modulatore sigma-delta e sono state modellizzate diverse architetture a livello di sistema con il fine di trarre delle specifiche per l'implementazione a transistor-level dell'ADC, con particolare focus sul primo stadio, di cui verrà presentata l'implementazione e il dimensionamento.